ad采样 Verilog

基于FPGA的ad采集 用veilog语言的源代码 适合初学者

 属性            大小     日期    时间   名称
----------- ---------  ---------- -----  ----

     文件       1414  2013-09-16 00:16  espier_ad\greybox_tmp\cbx_args.txt

     文件        495  2013-09-15 20:49  espier_ad\pll.ppf

     文件        351  2013-09-15 20:49  espier_ad\pll.qip

     文件      17418  2013-09-15 20:49  espier_ad\pll.v

     文件          0  2013-09-16 00:16  espier_ad\pll1.qip

     文件        123  2013-09-15 20:50  espier_ad\PLLJ_PLLSPE_INFO.txt

     文件      13165  2013-09-15 20:49  espier_ad\pll_bb.v

     文件     124766  2013-09-15 23:40  espier_ad\Stp_Cntr.stp

     文件      80924  2013-09-18 21:23  espier_ad\Stp_Sample.stp

     文件       1303  2014-04-24 19:43  espier_ad\test.qpf

     文件       7331  2013-09-15 23:45  espier_ad\top.asm.rpt

     文件         26  2013-09-15 23:45  espier_ad\top.done

     文件     510528  2013-09-15 23:45  espier_ad\top.fit.rpt

     文件        567  2013-09-15 23:45  espier_ad\top.fit.smsg

     文件        611  2013-09-15 23:45  espier_ad\top.fit.summary

     文件      12913  2013-09-15 23:45  espier_ad\top.flow.rpt

     文件       4208  2013-09-15 23:45  espier_ad\top.jdi

     文件     135439  2013-09-15 23:45  espier_ad\top.map.rpt

     文件        125  2013-09-15 21:02  espier_ad\top.map.smsg

     文件        472  2013-09-15 23:45  espier_ad\top.map.summary

     文件      20472  2013-09-15 23:45  espier_ad\top.pin

     文件       1714  2013-09-18 21:25  espier_ad\top.qsf

     文件     358404  2013-09-15 23:45  espier_ad\top.sof

     文件     829521  2013-09-15 23:45  espier_ad\top.sta.rpt

     文件       1641  2013-09-15 23:45  espier_ad\top.sta.summary

     文件       1044  2013-09-18 21:22  espier_ad\top.v

     目录          0  2014-04-24 19:43  espier_ad\db

     目录          0  2013-09-15 20:49  espier_ad\greybox_tmp

     目录          0  2013-09-18 21:25  espier_ad\incremental_db

     目录          0  2013-09-18 21:24  espier_ad

............此处省略4个文件信息