资源简介
FPGA实现对数log2和10*log10，32bit无符号数输入，10bit输出（高7bit为整数部分，低3bit为小数部分）。
博客地址：https://blog.csdn.net/qq_16923717/article/details/99679548， 这里可以看到算法
代码片段和文件信息
- 上一篇：ROS3.30视频教程56+教案
- 下一篇：TRSWCM 后台 上传 图片 工具
相关资源
- 基于MIPS架构的单周期CPU设计
- MIPS五级流水线的verilog实现
- fpga电子密码锁开题报告
- ad采样 Verilog
- 基于FPGA的红外图像处理系统设计_谢越
- FPGA的直方图均衡化Verilog代码
- 电梯的verilog代码
- FPGA实现AES256位加密算法和解密算法
- FPGA DAC902驱动程序 工程文件
- VERILOG实现的4位 ALU 模块实现 5种运算
- I2C slaver 从机 Verilog代码实现
- H.264解码器verilog源代码
- 基于FPGA的12864液晶显示 VHDL
- 任意分频的verilog 语言实现（占空比
- 用verilog实现除法器（两种方法
- 《无线通信FPGA设计》书的源代码
- 正弦波波形数据正弦波周期为2pi，采
- i2c_master verilog源码与testbench
- 使用Verilog编写的脉冲信号延时模块
- SPI Master.zip
- 同步复位十位计数器verilog HDL语言程序
- 模为十的计数器（verilog HDL）
- NAND FLASH 控制器源码verilog
- FT245RL verilog驱动
- Verilog HDL 七段数码管倒计时效果
- Verilog HDL交通灯设计
- Verilog可综合与不可综合语句汇总
- 基于FPGA的PCI接口设计
- verilog 学习
- nand flash coontroller 程序verilog
川公网安备 51152502000135号
评论
共有 条评论