资源简介
设计一个多功能数字时钟,具有时分、秒计数显示、闹钟功能
代码片段和文件信息
相关资源
- 基于verilog的小数分频
- RS(255239) Verilog HDL
- 51单片机数字时钟设计
- 任意层电梯设计Verilog源代码
- 软件测试报告范例软件测试报告范例
- 广大实验报告
- 数电实验报告——贪吃蛇VHDL语言
- fpga verilog 串口发送程序
- 合肥工业大学编译原理课程设计报告
- 软件体系结构实验报告设计模式
- 课程设计报告某自来水公司收费管理
- 模拟电路实验报告 单级放大电路
- 基于Verilog对m序列进行汉明码编译码(
- verilog 国外经典代码
- 网站渗透测试报告
- 软件工程实验报告——《学生成绩管
- 信息检索实验报告
- 银行家算法报告
- Verilog电梯设计FPGA代码
- arduino蜂鸣器和光控灯实验报告
- 中国石油大学北京 远程教育学院
- 明德扬FPGA全套视频分享
- 数字时钟课程设计报告
- 如何用FPGA制作音乐盒并播放音乐
- 用于通信的4PPM编码verilog代码
- 操作系统调度算法实验报告
- 数据挖掘wine数据集分类实验报告及代
- 基于FPGA实现AD转换的verilog代码
- 大学生暑假社会实践报告
- 软件工程实验报告:Visio的使用
评论
共有 条评论