资源简介
AES密码算法的verilog描述及testbench实现，AES加密算法是目前的高级加密标准之一，代码写的不是很好，但是可以供大家参考一下并提出意见
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 40874 2018-07-13 15:26 aes.v
文件 613 2018-07-13 15:26 aes_tb.v
----------- --------- ---------- ----- ----
41487 2
----------- --------- ---------- ----- ----
文件 40874 2018-07-13 15:26 aes.v
文件 613 2018-07-13 15:26 aes_tb.v
----------- --------- ---------- ----- ----
41487 2
相关资源
- 二进制转bcd码Verilog
- Verilog动态数码管显示十进制
- MIPS多周期CPU设计
- verilog-dpsk调制与解调
- verilogFLASH读写时序
- DDS verilog程序
- 基于verilog的电梯系统设计
- 基于verilog设计的围棋比赛限时限步器
- 基于IIC通信的EEPROM读/写Verilog/VHDL程序
- verilog实现多周期MIPSCPU设计，在model
- sd_verilog
- Verilog数字钟设计实验报告
- 基于verilog的小数分频
- RS（255239） Verilog HDL
- AES加解密算法66330
- 任意层电梯设计Verilog源代码
- fpga verilog 串口发送程序
- dw_apb_rtc_db.pdf
- 基于Verilog对m序列进行汉明码编译码（
- verilog 国外经典代码
- Verilog电梯设计FPGA代码
- 基于FPGA的数字钟
- 明德扬FPGA全套视频分享
- 如何用FPGA制作音乐盒并播放音乐
- 用于通信的4PPM编码verilog代码
- 基于FPGA实现AD转换的verilog代码
- verilog时钟
- 二维dct源代码
- Verilog时钟按键去抖功能
- Verilog的DS18b20代码61593
川公网安备 51152502000135号
评论
共有 条评论