• 大小: 275KB
    文件类型: .doc
    金币: 1
    下载: 0 次
    发布日期: 2021-05-17
  • 语言: 其他
  • 标签: FPGA  串口  

资源简介

1. 文本程序输入(Verilog HDL) 2. 功能仿真(ModelSim,查看逻辑功能是否正确,要写一个Test Bench) 3. 综合(Synplify Pro,程序综合成网表) 4. 布局布线(Quartus II,根据我选定的FPGA器件型号,将网表布到器件中,并估算出相应的时延) 5. 时序仿真(ModelSim,根据时延做进一步仿真)

资源截图

代码片段和文件信息

评论

共有 条评论