基于FPGA的可配置脉冲发生器的设计与实现

该设计的频率和脉冲占空比都可变，且由外部输入引脚进行配置；其中可变周期（00表示40ms、01表示80ms、10表示120ms、11表示400ms），可变占空比（1/256~255/256）；最终在Cyclone 系列FPGA进行验证，满足要求。

 属性            大小     日期    时间   名称
----------- ---------  ---------- -----  ----

     文件     280576  2010-09-10 23:33  可配置脉冲发生器\FPGA课程设计报.doc

     文件       9832  2010-09-10 23:29  可配置脉冲发生器\pulse_generator.v

     目录          0  2010-09-10 23:34  可配置脉冲发生器

----------- ---------  ---------- -----  ----

               290408                    3