《计算机原理与设计：Verilog HDL版》cpu设计源代码ModelSim仿真.zip

最近在学习《计算机原理与设计：Verilog HDL版 李亚民》，书中有完整的verilog代码（但不包括testbench），包括ALU设计（第四章），单周期CPU设计（第五章），多周期CPU设计（第7章），流水线CPU设计（第8章），FPU设计（第9章）

 属性            大小     日期    时间   名称
----------- ---------  ---------- -----  ----
     目录           0  2017-05-06 11:25  Work\
     文件        1833  2017-05-06 11:25  Work\MIPS.cr.mti
     文件       96887  2017-05-06 11:25  Work\MIPS.mpf
     文件         134  2017-05-06 10:56  Work\addsub32.v
     文件         134  2017-05-06 10:56  Work\addsub32.v.bak
     文件         681  2017-05-06 10:46  Work\alu.v
     文件         680  2017-05-06 10:46  Work\alu.v.bak
     文件         714  2017-05-06 11:23  Work\alu_tb.v
     文件         713  2017-05-06 11:22  Work\alu_tb.v.bak
     文件         253  2017-04-30 11:14  Work\cla2_tb.v.bak
     文件        2053  2017-04-30 11:21  Work\cla32.v
     文件        2053  2017-04-30 11:17  Work\cla32.v.bak
     文件         345  2017-04-30 11:24  Work\cla32_tb.v
     文件         273  2017-04-30 11:07  Work\cla32_tb.v.bak
     文件         351  2017-04-25 21:38  Work\mux4x32.v
     文件         352  2017-04-25 21:37  Work\mux4x32.v.bak
     文件         342  2017-04-25 21:58  Work\shift.v
     文件           2  2017-04-25 21:51  Work\shift.v.bak
     文件         765  2017-02-19 16:17  Work\transcript
     文件       49152  2017-05-06 11:24  Work\vsim.wlf
     目录           0  2017-05-06 11:25  Work\work\
     文件        3822  2017-05-06 11:25  Work\work\_info
     文件       49152  2017-05-06 11:23  Work\work\_lib.qdb
     文件       32768  2017-05-06 11:23  Work\work\_lib1_2.qdb
     文件           0  2017-04-30 11:24  Work\work\_lib1_2.qpg
     文件       31318  2017-05-06 11:23  Work\work\_lib1_2.qtl
     目录           0  2017-05-06 11:40  Work\work\_temp\
     目录           0  2017-05-06 11:40  Work\work\_tempmsg\
     文件          29  2017-05-06 11:23  Work\work\_vmake