资源简介
verilog写的闹钟程序，带有 校时 和 闹铃功能。
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 5206 2012-02-25 15:05 clock.v
文件 566 2012-02-25 15:01 myucf.ucf
----------- --------- ---------- ----- ----
文件 5206 2012-02-25 15:05 clock.v
文件 566 2012-02-25 15:01 myucf.ucf
相关资源
- 用Verilog语言写的CPLD和MCU通讯的SPI接口
- ARM9指令cache的verilog代码
- ddr_verilog
- FPGA实现单极性SPWM调制
- uart_tx.zip
- 基于Verilog的cordic反正切FPGA例程
- SystemVerilog验证测试平台编写指南（中
- 基于Verilog的交通灯设计EDA课程设计
- 数字信号处理的FPGA实现Verilog源码
- verilog硬件描述语言程序设计与实践教
- Ultraedit环境下配置verilog语法高亮的字
- 8 位cpu的verilog
- 中值滤波算法Quartus实现
- hdb3的Verilog HDL编码
- ZEDBoard实现OV7725显示Verilog
- 简单CPU的Verilog设计
- 基于verilog的oc8051IP核
- 基于quartus II的VHDL数字钟设计
- CRC_GEN_CONFIGUABLE.rar
- Notepad Verilog 插件nppVerilog
- AES高级加密算法的verilog语言实现
- FPGA_W5500源码
- AD7689.rar
- 16分频器的Verilog HDL程序源代码
- 10/100/1000M以太网verilog hdl实现源码
- 反应计时器设计+毫秒计时器+延时计数
- ad5305控制程序
- 精通Verilog HDL_IC设计核心技术实例详解
- FFT（快速傅里叶变换）的FPGA实现
- Verilog VGA 显示图片切换程序
川公网安备 51152502000135号
评论
共有 条评论