简单的4位CPU的verilog实现与仿真

我花了半个月编出来的，CPU含8条指令AND、OR、NOT、ADD、SUB、LAD、STO、JMP

 属性            大小     日期    时间   名称
----------- ---------  ---------- -----  ----
     目录           0  2013-12-20 23:27  CPU4x\
     文件        1507  2013-12-20 13:05  CPU4x\alu.v
     文件        1365  2013-12-19 19:42  CPU4x\alu.v.bak
     文件        2120  2013-12-20 22:45  CPU4x\CPU4TEST.v
     文件        1960  2013-12-19 19:56  CPU4x\CPU4TEST.v.bak
     文件      102009  2013-12-18 14:38  CPU4x\CPU4x.jpg
     文件        1281  2013-12-19 19:35  CPU4x\CPU4x.qpf
     文件        2587  2013-12-20 23:27  CPU4x\CPU4x.qsf
     文件         933  2013-12-20 23:27  CPU4x\CPU4x.qws
     文件        1170  2013-12-20 13:05  CPU4x\CPU4x.v
     文件        1165  2013-12-19 19:37  CPU4x\CPU4x.v.bak
     文件        5256  2013-12-19 19:54  CPU4x\ctrl.v
     文件        5250  2013-12-16 11:19  CPU4x\ctrl.v.bak
     目录           0  2013-12-20 23:27  CPU4x\db\
     文件         151  2013-12-19 19:35  CPU4x\db\CPU4x.db_info
     文件         175  2013-12-20 23:27  CPU4x\db\CPU4x.eco.cdb
     文件         168  2013-12-20 23:27  CPU4x\db\CPU4x.sld_design_entry.sci
     文件         274  2013-12-16 01:28  CPU4x\dram.v
     文件         277  2013-12-16 01:28  CPU4x\iram.v
     文件         481  2013-12-16 11:25  CPU4x\pc.v
     文件        1333  2013-12-16 10:30  CPU4x\reger.v
     文件         171  2013-12-11 15:56  CPU4x\reger9.v