资源简介
用cpld实现m序列的fsk调制，调制信号的1码对应于频率为f1的正弦波，0码对应于频率为f2的正弦波，最后将两种频率的正弦波拼接后输出。
代码片段和文件信息
相关资源
- 异步FIFO Verilog HDL，包含所有标志位，
- Verilog数字系统设计教程夏宇闻例题源
- 完整详尽官方DDR SDRAM CONTROLLER代码非
- 数字秒表verilog hdl代码
- HDB3编码解码verilog代码
- verilog uart串行接收发送程序
- AES加密算法verilog实现
- verilog实现图像翻转程序
- SM3的一种verilogHDL实现
- 三层电梯控制器verilog
- 通过FPGA实现I2C总线的控制的Verilog代码
- NC-Verilog教程
- verilog数字密码锁
- Verilog HDL 数字跑表
- SPI FLASH 仿真模型
- verilog60进制计数器
- 伪随机序列verilog程序
- AES加密程序
- SRAM读写操作，VerilogHDL代码
- quartus2自动售货机程序基于verilog语言
- Verilog-A Language Reference Manual Analog Ext
- RISC-CPU全部模块Verilog代码
- FPGA数字钟实验报告.pdf
- 8_bit ADC verilogA 建模
- 8位带符号二进制加法器verilog
- BP_net_work_verilog.txt
- RS485_Verilog.rar
- apb总线timer的verilog
- Verilog秒脉冲程序可调节脉冲周期
- tdc GPX2芯片配置程序
川公网安备 51152502000135号
评论
共有 条评论