• 大小: 5KB
    文件类型: .v
    金币: 1
    下载: 0 次
    发布日期: 2021-06-01
  • 语言: 其他
  • 标签: FPGA  CCD  Verilog  

资源简介

用Verilog语言配置出CCD芯片所需要的时序信号,以便于CCD芯片工作输出采集的模拟信号。

资源截图

代码片段和文件信息

评论

共有 条评论