资源简介
设计一个完整的DDS波形发生器模块,可实现频率、相位可调,三种波形。
(1) 模式控制:正弦波/三角波/矩形波
(2) 频率控制:直接设置频率值
(3) ROM表地址长度2^8=256、数据位宽10位
(4) 分辨率优于1Hz

代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 96256 2018-12-14 08:04 lab 3\DDS原理.doc
文件 543 2018-12-21 15:54 lab 3\add-choose.v
文件 1138 2018-12-21 17:25 lab 3\add-choosetext.v
文件 1175 2018-12-21 09:01 lab 3\data_x1.txt
文件 1210 2018-12-21 09:01 lab 3\data_x2.txt
文件 1026 2018-12-21 09:01 lab 3\data_x3.txt
文件 729600 2019-03-23 11:52 lab 3\我是大作业论文.doc
目录 0 2019-03-23 11:56 lab 3\
----------- --------- ---------- ----- ----
文件 96256 2018-12-14 08:04 lab 3\DDS原理.doc
文件 543 2018-12-21 15:54 lab 3\add-choose.v
文件 1138 2018-12-21 17:25 lab 3\add-choosetext.v
文件 1175 2018-12-21 09:01 lab 3\data_x1.txt
文件 1210 2018-12-21 09:01 lab 3\data_x2.txt
文件 1026 2018-12-21 09:01 lab 3\data_x3.txt
文件 729600 2019-03-23 11:52 lab 3\我是大作业论文.doc
目录 0 2019-03-23 11:56 lab 3\
- 上一篇:基于labview的简易提款机
- 下一篇:qt界面连接wifi
相关资源
- 数字频率合成dds正弦波基于FPGA的DDS产
- 基于MIPS指令集的32位CPU设计与Verilog语
- Verilog FPGA UART串口控制器
- gmsk调制在FPGA上实现
- 一个简单的verilog编写的DMA IP CORE,和
- 硬件课程设计—流水灯(quartus软件
- Verilog按键代码
- verilog的PCI源代码,非常详细,顶层模
- CPLD Verilog数字密码锁 源码
- verilog 实现任意分频方法
- DE2模拟的交通红绿灯
- SPI Master 的Verilog源代码
- 基于VGA的Flappy Bird的Verilog实现(源码
- 数字钟
- Verilog的135个经典设计
- verilog 4×4矩阵键盘
- Quartus EDA交通灯控制电路的设计实训报
- FPGA按键消抖
- 用Verilog语言写的CPLD和MCU通讯的SPI接口
- ARM9指令cache的verilog代码
- ddr_verilog
- DAT DDS 磁带机DAT 72产品手册
- FPGA实现单极性SPWM调制
- uart_tx.zip
- 基于Verilog的cordic反正切FPGA例程
- SystemVerilog验证测试平台编写指南(中
- fpga DDS 信号发生器_v2
- 基于Verilog的交通灯设计EDA课程设计
- 数字信号处理的FPGA实现Verilog源码
- verilog硬件描述语言程序设计与实践教
评论
共有 条评论