资源简介
使用VHDL语言实现的TLC5615的驱动程序
已经在FPGA(Altera EP4CE6E22C8N)上验证通过
时钟频率为50MHz 经过6分频后得到8MHz 最终的时钟频率请参看TLC5615_TransmitData.vhd中描述
代码片段和文件信息
- 上一篇：排序算法基础、改进综合
- 下一篇：写快捷方式添加启动项代码
相关资源
- VHDl AD转换
- 基于cordic算法的吉文斯迭代的定点Q
- 基于FPGA的AES加密系统的研究与实现
- verilog101序列检测器
- 基于FPGA硬件Verilog语言的FPGA根算法实
- 基于FPGA的sobel边缘检测
- VHDL课程设计--数字秒表
- FPGA 延时函数
- 基于FPGA的通用FIR滤波器的VHDL源代码
- 基于FPGA的VHDL语言的PWM波发生
- 用FPGA控制LCD显示字符，汉字
- 基于FPGA病房呼叫系统
- 32位单精度浮点乘法器的FPGA实现
- 汽车尾灯控制电路FPGA代码及仿真
- 基于FPGA的SM3算法优化设计与实现
- 基于DSP与FPGA的变频器原理图
- 基于 FPGA 的数字视频转换接口的设计
- 洗衣机控制器设计（VHDL）
- 点阵汉字显示（VHDL描述
- 用VHDL语言编写的EDA设计程序实现7人表
- FPGA（EPIC3T144）最小系统原理图和PCB
- 基于fpga万年历设计
- 基于fpga的spi和i2c接口电路转化电路
- 8层电梯运行VHDL程序
- Quartus_18.0_破解神器
- 菜鸟5小时速成FPGA_PCIE设计高手教程
- Nexys™4 Artix-7 FPGA 开发板原理图
- CRC16FPGA verilog程序
- 基于FPGA的电子密码锁的设计报告
- 1024点FFT快速傅立叶变换，16位数据输
川公网安备 51152502000135号
评论
共有 条评论