资源简介
在一个二进制分组码(n,k)当中,包含k个信息位,码组长度为n,每个码组的(n-k)个校验位仅与本码组的k个信息位有关,而与其它码组无关。为了达到一定的纠错能力和编码效率(=k/n),分组码的码组长度n通常都比较大。编译码时必须把整个信息码组存储起来,由此产生的延时随着n的增加而线性增加。
为了减少这个延迟,人们提出了各种解决方案,其中卷积码就是一种较好的信道编码方式。这种编码方式同样是把k个信息比特编成n个比特,但k和n通常很小,特别适宜于以串行形式传输信息,减小了编码延时。
与分组码不同,卷积码中编码后的n个码元不仅与当前段的k个信息有关,而且也与前面(N-1)段的信息有关,编码过程中相互关联的码元为nN个。因此,这N时间内的码元数目nN通常被称为这种码的约束长度。卷积码的纠错能力随着N的增加而增大,在编码器复杂程度相同的情况下,卷段积码的性能优于分组码。另一点不同的是:分组码有严格的代数结构,但卷积码至今尚未找到如此严密的数学手段,把纠错性能与码的结构十分有规律地联系起来,目前大都采用计算机来搜索好码。
代码片段和文件信息
相关资源
- 卷积码的viterbi维特比译码算法的FPG
- 卷积码(2_1_3)编译码课程设计
- 217卷积码的viterbi译码算法的FPGA实现内
- 卷积码的译码的两种算法
- RS255239和217卷积码的级联实现代码
- 编码理论 周武旸中国科学技术大学
- 专业课程设计卷积码的译码
- 卷积码软硬判决误码率曲线及其代码
- 基于System View的卷积码码编译码系统
- 212卷积码的编码与译码
- 维特比译码verilog程序
- 基于VHDL的卷积码编解码器的设计
- 2,1,7卷积码
- 通信系统中卷积码编解码器的VHDL实现
- QPSK卷积码程序
- 卷积码的程序和论文,有程序和误码
- 卷积码SIMULINK仿真
- labview信道编码解码重复码 卷积码 线
- 基于FPGA的卷积编译码器的设计与实现
- OFDM信道编码
-
simuli
nk平台下的卷积码仿真 - 213卷积编码与维特比译码C程序含硬判
- 基于VHDL的卷积码编码器的设计
评论
共有 条评论