i2c verilog

用verilog描述的i2c代码 二线I2C CMOS串行EEPROM的设计是根据I2C协议，以及EEPROM AT24C02的datasheet来进行设计的。基于I2C的设计很多，归根到底是控制SDA线及SCL线来让设备间进行通信。它有固定的帧格式。本设计中Sda数据线与各模块是通过寄存器来进行数据的输入输出。EEPROM模块是进行行为级描述的，它是根据具体芯片来写的模拟逻辑，不可综合。EEPROM_WR是读写控制程序，是通过开关组合电路和控制时序电路组成的。开关组合电路其实就是选择在SDA及DATA上的数据，根据信号来选择输出。具体的控制时序电路就是一个状态机来完成。Signal模块是测试用的，以前只接触过一些简单的testbench,在这次实验中，由于testbench理解的不透彻，用modelsim仿真的时候地址和数据线处于不定态，但是整个的时序是正确的。

 属性            大小     日期    时间   名称
----------- ---------  ---------- -----  ----

     文件         90  2011-10-25 16:41  eeprom1\addr.dat

     文件         34  2011-10-25 16:41  eeprom1\data.dat

     文件       3747  2011-10-25 21:03  eeprom1\eeprom.v

     文件      15916  2011-10-25 21:02  eeprom1\eeprom_wr.v

     文件      70144  2011-11-06 22:41  eeprom1\I2c设计实验报告.doc

     文件       2233  2011-10-26 10:06  eeprom1\signal.v

     文件        582  2011-10-26 10:33  eeprom1\top.v

     文件      65797  2011-10-26 16:02  eeprom1\写时序.png

     文件      62419  2011-10-26 14:51  eeprom1\读.png

     目录          0  2011-11-07 20:26  eeprom1

----------- ---------  ---------- -----  ----

               220962                    10