浙江理工大学 数字电路实验 实验七-时序逻辑电路的设计multisim电路模拟

包括D触发器逻辑功能测试1、D触发器逻辑功能测试2、D触发器逻辑功能测试3、利用74LS161设计BCD5421码十进制计数器，multisim模拟电路完全正常

 属性            大小     日期    时间   名称
----------- ---------  ---------- -----  ----
     文件       92466  2018-12-14 21:00  实验七-时序逻辑电路的设计\D触发器逻辑功能测试1.ms14
     文件      118962  2018-12-20 20:47  实验七-时序逻辑电路的设计\D触发器逻辑功能测试2.ms14
     文件       68672  2018-12-19 17:50  实验七-时序逻辑电路的设计\D触发器逻辑功能测试3.ms14
     文件       93956  2018-12-19 17:50  实验七-时序逻辑电路的设计\利用74LS161设计BCD5421码十进制计数器.ms14
     目录           0  2018-12-20 20:47  实验七-时序逻辑电路的设计\