资源简介
此程序是用verilog语言实现的伪随机序列，程序里面对同步字节、数据包、数据帧都有说明，使得程序明白易懂。
代码片段和文件信息
- 上一篇：verilog实现的RAM模块程序
- 下一篇：梯控校验计算工具.rar
相关资源
- verilog实现的RAM模块程序
- verilog HDL 16位乘法器实现及testbench文件
- 调制解调器2FSK的verilogHDL代码
- m序列发生器 verilog
- PCI总线仲裁参考设计Verilog代码.rar
- fpu（浮点加减乘除运算单元）的veri
- 1-wire总线verilog代码（with testbench）
- 夏宇闻Verilog学习视频教程16集 网盘地
- 基于FPGA的verilog红外遥控设计代码
- 四位超前进位加法器Verilog HDL
- verilog设计篮球比赛的定时器
- 数字跑表的Verilog实现
- verilog全加器
- Verilog HDL编写的FPGA RS232串口发送代码
- Verilog HDL编写的FPGA LCD12864液晶显示代
- 单周期CPU verilog设计代码和仿真代码
- FPGA控制VGA输出实现乒乓球游戏_veril
- Verilog语言设计电梯控制器文档
- FPGA 12864驱动
- verilog 16进制转10进制bcd码
- 手眼反应计数器
- verilog hdl寄存器堆设计
- 按键控制 verilog程序 钢琴演奏 fpga
- 32位CRC FPGA Verilog并行算法
- UART Verilog （串口通信Verilog HDL代码）
- DS18B20 Verilog驱动程序
- RS（255247）编码解码器Verilog源代码
- verilog fifo 乒乓缓冲区操作
- 自己编写的使用Verilog通过SPI读写EEP
- verilog设计数字跑表
川公网安备 51152502000135号
评论
共有 条评论