资源简介
FPGA实现DDS正弦波、方波、三角波发生器Verilog程序（已经在Altera的CycloneIII的DE0板子上试验成功验证），所有代码均在此txt文档里面，只不过里面调用了三个rom查找表（地址宽度10bit，数据宽度10bit）只需要你自己加进去就行了（Quartus里面有这个模块）。我的板子验证时能跑到16M，系统时钟最好选高一点，我选的是150M，呵呵
代码片段和文件信息
- 上一篇：fld1rr.rar
- 下一篇：通信原理 LabVIEW 3-8 m序列生成代码
相关资源
- 基于FPGA的OSD设计
- 基于FPGA的RSA加密算法的实现
- 基于verilog设计的PWM
- 乐曲硬件演奏电路设计1
- cy68013A USB高速数据采集的FPGA程序源码
- FPGA串口收发字符串之串口接收模块
- 基于fpga的DDS信号发生器四种波形
- FPGA时序设计的Viso形状库
- 基于FPGA的VGA显示控制器的实现
- 一种基于DDS芯片AD9835的多种信号发生
- 1024QAM调制解调系统的FPGA实现
- UART 串口通信FPGA数据接收程序非常好
- FPGA+AD7606并行8通道采集源Verilog程序
- 利用FPGA中的流水线技巧实现乘法Ver
- Virtex系列FPGA配置和回读
- 基于FPGA 的直接频率合成器设计
- 8B10B编解码FPGA程序
- Altera FPGA Cyclone III 原理图和封装库
- sram读取控制verilog代码
- （中文版）Nios II IP核使用手册
- 基于FPGA的verilog红外遥控设计代码
- 基于FPGA任意波形发生器
- fpga字符显示
- 基于FPGA的ADF4351驱动程序
- EP2C8Q208C8原理图
- Verilog HDL编写的FPGA RS232串口发送代码
- Verilog HDL编写的FPGA LCD12864液晶显示代
- FPGA外文文献
- 用FPGA实现FFT，强大的VHDL源程序附详细
- FPGA控制VGA输出实现乒乓球游戏_veril
川公网安备 51152502000135号
评论
共有 条评论