资源简介
Verilog HDL分频器 2分频 4分频, 8 分频,16分频。
代码片段和文件信息
相关资源
- 用LCD1602做的电子时钟
- Verilog经典135例
- 四位全加器verilog代码
- Verilog编写的32位ALU运算器
- 交通灯控制模块verilog语言
- 基于FPGA的打地鼠游戏课设报告
- Verilog无符号数和有符号数的运算
- PWM占空可调节verilog例程
- 用Verilog实现的电子琴
- FPGA实现DDS正弦波、方波、三角波发生
- 异步清零、技术使能、数据加载等不
- 基于verilog设计的PWM
- verilog 方波 调频 调占空比
- 实验一 运算器实验
- 数字秒表 verilog HDL实现
- verilog 动态数码管显示程序
- cpu设计-verilog
- I2C总线的verilog代码
- Verilog HDL写的简单倍频程序
- FPGA+AD7606并行8通道采集源Verilog程序
- 利用FPGA中的流水线技巧实现乘法Ver
- aes verilog源码
- sram读取控制verilog代码
- HMC833锁相环750M~6GHz自动配置Verilog源码
- verilog编写的伪随机序列发生器
- verilog实现的RAM模块程序
- verilog HDL 16位乘法器实现及testbench文件
- 调制解调器2FSK的verilogHDL代码
- m序列发生器 verilog
- PCI总线仲裁参考设计Verilog代码.rar
川公网安备 51152502000135号
评论
共有 条评论