Verilog的rom程序

基于FPGA的Verilog语言的rom形成程序，原理图编辑形成顶层文件。

 属性            大小     日期    时间   名称
----------- ---------  ---------- -----  ----
     目录           0  2013-08-03 15:59  ll\
     文件         192  2013-08-03 15:52  ll\Verilog1.v
     文件        1777  2013-08-03 15:52  ll\counter.bsf
     目录           0  2013-08-03 15:59  ll\db\
     文件         902  2013-08-03 15:58  ll\db\ll.（0）.cnf.cdb
     文件         557  2013-08-03 15:58  ll\db\ll.（0）.cnf.hdb
     文件        1228  2013-08-03 15:58  ll\db\ll.（1）.cnf.cdb
     文件         587  2013-08-03 15:58  ll\db\ll.（1）.cnf.hdb
     文件        1237  2013-08-03 15:58  ll\db\ll.（2）.cnf.cdb
     文件         537  2013-08-03 15:58  ll\db\ll.（2）.cnf.hdb
     文件        1419  2013-08-03 15:58  ll\db\ll.（3）.cnf.cdb
     文件         524  2013-08-03 15:58  ll\db\ll.（3）.cnf.hdb
     文件        1248  2013-08-03 15:58  ll\db\ll.（4）.cnf.cdb
     文件         551  2013-08-03 15:58  ll\db\ll.（4）.cnf.hdb
     文件        1405  2013-08-03 15:58  ll\db\ll.（5）.cnf.cdb
     文件         623  2013-08-03 15:58  ll\db\ll.（5）.cnf.hdb
     文件        1901  2013-08-03 15:58  ll\db\ll.（6）.cnf.cdb
     文件         854  2013-08-03 15:58  ll\db\ll.（6）.cnf.hdb
     文件        1817  2013-08-03 15:58  ll\db\ll.asm.qmsg
     文件          84  2013-08-03 15:58  ll\db\ll.cbx.xml
     文件        5166  2013-08-03 15:58  ll\db\ll.cmp.cdb
     文件        9037  2013-08-03 15:58  ll\db\ll.cmp.hdb
     文件           4  2013-08-03 15:58  ll\db\ll.cmp.logdb
     文件       11888  2013-08-03 15:58  ll\db\ll.cmp.rdb
     文件        3748  2013-08-03 15:58  ll\db\ll.cmp.tdb
     文件        3869  2013-08-03 15:58  ll\db\ll.cmp0.ddb
     文件         137  2013-08-03 15:41  ll\db\ll.db_info
     文件           0  2013-08-03 15:58  ll\db\ll.dbp
     文件         161  2013-08-03 15:59  ll\db\ll.eco.cdb
     文件        4521  2013-08-03 15:58  ll\db\ll.fit.qmsg
     文件        7815  2013-08-03 15:58  ll\db\ll.hier_info
............此处省略42个文件信息