资源简介
Based on verilog HDL language 4-bit binary multiplier design, its function is fast and reliable to achieve binary multiplication operation.
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 620 2017-05-08 12:17 multi_CX_tb.v
----------- --------- ---------- ----- ----
文件 620 2017-05-08 12:17 multi_CX_tb.v
- 上一篇：温度检测.zip
- 下一篇：IIR数字低通滤波器
相关资源
- IIR数字低通滤波器
- 串口通信 pc机到FPGA verilog语言
- verilog_CRC16
- mips处理器verilog代码实现AES功能
- 光纤陀螺信号解调代码
- sdram verilog 仿真模型
- 多功能数字钟FPGA完整工程
- 《自己动手写CPU》书中代码
- 3级级联CIC抽取滤波器verilog代码
- 基于FPGA的MP3解码VERILOG源码
- 基于verilog语言的出租车计费器
- rs编码verilog实现
- verilog大全
- 用Verilog实现阵列乘法器
- Verilog的rom程序
- 流水灯verilog设计代码
- farrow滤波器verilog代码
- Verilog 大量（共130多个由浅入伸）
- 计数器verilog 代码
- 64bit 乘法器
- spi工作在从模式下的verilog代码
- verilog 带符号乘法器代码
- 基于VerilogHDL的FIR数字滤波器设计与仿
- 8位乘法器用verilog语言编写
- Wallace树乘法器verilog代码
- 基于verilog的DES加密算法
- uart串口通信收、发fpga实现
- 基于Verilog设计单总线8位ALU
- verilog 实现的0-9 计数器数码管显示
- f_2000.vhd
川公网安备 51152502000135号
评论
共有 条评论