基于FPGA的智力竞赛抢答器设计

基于FPGA的智力竞赛抢答器设计 1、设计一个4人参加的智力竞赛抢答器，当有某一参赛者首先按下抢答开关时，相应显示灯亮并伴有声响，此时抢答器不再接受其他输入信号。 2、电路具有回答问题时间控制功能，要求回答问题时间小于或等于100s（显示为0～99），时间显示采用倒计时方式。当达到限定时间时，发出声响以示警告。 3、使用工具软件MAX-PLUSⅡ，利用VHDL硬件描述语言进行各模块及整个系统 的仿真与分析。