ZedBoard_OOB_Design（SD card image and source）

This zip file contains the Out Of Box (OOB) SD card image and source. Documentation on how to obtain and build the Linux Kernel along with the hardware project and boot files is provided.

/******************************************************************************
*
* （c） Copyright 2003-2011 Xilinx Inc. All rights reserved.
*
* This file contains confidential and proprietary information of Xilinx Inc.
* and is protected under U.S. and international copyright and other
* intellectual property laws.
*
* DISCLAIMER
* This disclaimer is not a license and does not grant any rights to the
* materials distributed herewith. Except as otherwise provided in a valid
* license issued to you by Xilinx and to the maximum extent permitted by
* applicable law: （1） THESE MATERIALS ARE MADE AVAILABLE “AS IS“ AND WITH ALL
* FAULTS AND XILINX HEREBY DISCLAIMS ALL WARRANTIES AND CONDITIONS EXPRESS
* IMPLIED OR STATUTORY INCLUDING BUT NOT LIMITED TO WARRANTIES OF
* MERCHANTABILITY NON-INFRINGEMENT OR FITNESS FOR ANY PARTICULAR PURPOSE;
* and （2） Xilinx shall not be liable （whether in contract or tort including
* negligence or under any other theory of liability） for any loss or damage
* of any kind or nature related to arising under or in connection with these
* materials including for any direct or any indirect special incidental
* or consequential loss or damage （including loss of data profits goodwill
* or any type of loss or damage suffered as a result of any action brought by
* a third party） even if such damage or loss was reasonably foreseeable or
* Xilinx had been advised of the possibility of the same.
*
* CRITICAL APPLICATIONS
* Xilinx products are not designed or intended to be fail-safe or for use in
* any application requiring fail-safe performance such as life-support or
* safety devices or systems Class III medical devices nuclear facilities
* applications related to the deployment of airbags or any other applications
* that could lead to death personal injury or severe property or
* environmental damage （individually and collectively “Critical
* Applications“）. Customer assumes the sole risk and liability of any use of
* Xilinx products in Critical Applications subject only to applicable laws
* and regulations governing limitations on product liability.
*
* THIS COPYRIGHT NOTICE AND DISCLAIMER MUST BE RETAINED AS PART OF THIS FILE
* AT ALL TIMES.
*
******************************************************************************/
/****************************************************************************/
/**
*
* @file ps7_init.c
*
* This file is automatically generated 
*
*****************************************************************************/

#include “ps7_init.h“

unsigned long ps7_pll_init_data[] = {
    // START: top
    // .. START: SLCR SETTINGS
    // .. UNLOCK_KEY = 0XDF0D
    // .. ==> 0XF8000008[15:0] = 0x0000DF0DU
    // ..     ==> MASK : 0x0000FFFFU    VAL : 0x0000DF0DU
    // .. 
    EMIT_MASKWRITE（0XF8000008 0x0000FFFFU 0x0000DF0DU）
    // .. FINISH: SLCR SETTINGS
    // .. START: PLL SLCR REGISTERS
    // .. .. START: ARM PLL INIT
    // .. .. PLL_RES = 0x2
    // .. .. ==> 0XF8

 属性            大小     日期    时间   名称
----------- ---------  ---------- -----  ----
     文件        6263  2012-07-11 22:46  ZedBoard_OOB_Design\hw\xps_proj\pcores\axi_clkgen_v1_00_a\hdl\verilog\.svn\text-base\user_logic.v.svn-base
     文件       12225  2012-07-11 22:46  ZedBoard_OOB_Design\hw\xps_proj\pcores\axi_clkgen_v1_00_a\hdl\verilog\.svn\text-base\cf_clkgen.v.svn-base
     文件          30  2012-07-11 22:46  ZedBoard_OOB_Design\hw\xps_proj\pcores\axi_clkgen_v1_00_a\hdl\verilog\.svn\prop-base\user_logic.v.svn-base
     文件          30  2012-07-11 22:46  ZedBoard_OOB_Design\hw\xps_proj\pcores\axi_clkgen_v1_00_a\hdl\verilog\.svn\prop-base\cf_clkgen.v.svn-base
     文件        9592  2012-07-11 22:46  ZedBoard_OOB_Design\hw\xps_proj\pcores\axi_clkgen_v1_00_a\hdl\vhdl\.svn\text-base\axi_clkgen.vhd.svn-base
     文件          30  2012-07-11 22:46  ZedBoard_OOB_Design\hw\xps_proj\pcores\axi_clkgen_v1_00_a\hdl\vhdl\.svn\prop-base\axi_clkgen.vhd.svn-base
     文件        6152  2012-07-11 22:46  ZedBoard_OOB_Design\hw\xps_proj\pcores\axi_spdif_tx_v1_00_a\hdl\vhdl\.svn\text-base\tx_package.vhd.svn-base
     文件       20871  2012-07-11 22:46  ZedBoard_OOB_Design\hw\xps_proj\pcores\axi_spdif_tx_v1_00_a\hdl\vhdl\.svn\text-base\tx_encoder.vhd.svn-base
     文件       13720  2012-07-11 22:46  ZedBoard_OOB_Design\hw\xps_proj\pcores\axi_spdif_tx_v1_00_a\hdl\vhdl\.svn\text-base\axi_spdif_tx.vhd.svn-base
     文件        5012  2012-07-11 22:46  ZedBoard_OOB_Design\hw\xps_proj\pcores\axi_spdif_tx_v1_00_a\hdl\vhdl\.svn\text-base\tx_bitbuf.vhd.svn-base
     文件       17875  2012-07-11 22:46  ZedBoard_OOB_Design\hw\xps_proj\pcores\axi_spdif_tx_v1_00_a\hdl\vhdl\.svn\text-base\user_logic.vhd.svn-base
     文件         586  2012-07-11 22:46  ZedBoard_OOB_Design\hw\xps_proj\pcores\axi_clkgen_v1_00_a\hdl\verilog\.svn\entries
     文件         426  2012-07-11 22:46  ZedBoard_OOB_Design\hw\xps_proj\pcores\axi_clkgen_v1_00_a\hdl\vhdl\.svn\entries
     文件        1488  2012-07-11 22:46  ZedBoard_OOB_Design\hw\xps_proj\pcores\axi_clkgen_v1_00_a\data\.svn\text-base\_axi_clkgen_xst.prj.svn-base
     文件         565  2012-07-11 22:46  ZedBoard_OOB_Design\hw\xps_proj\pcores\axi_clkgen_v1_00_a\data\.svn\text-base\axi_clkgen_v2_1_0.pao.svn-base
     文件        2843  2012-07-11 22:46  ZedBoard_OOB_Design\hw\xps_proj\pcores\axi_clkgen_v1_00_a\data\.svn\text-base\axi_clkgen_v2_1_0.mpd.svn-base
     文件          30  2012-07-11 22:46  ZedBoard_OOB_Design\hw\xps_proj\pcores\axi_clkgen_v1_00_a\data\.svn\prop-base\_axi_clkgen_xst.prj.svn-base
     文件          30  2012-07-11 22:46  ZedBoard_OOB_Design\hw\xps_proj\pcores\axi_clkgen_v1_00_a\data\.svn\prop-base\axi_clkgen_v2_1_0.pao.svn-base
     文件          30  2012-07-11 22:46  ZedBoard_OOB_Design\hw\xps_proj\pcores\axi_clkgen_v1_00_a\data\.svn\prop-base\axi_clkgen_v2_1_0.mpd.svn-base
     文件        1031  2012-07-11 22:46  ZedBoard_OOB_Design\hw\xps_proj\pcores\axi_spdif_tx_v1_00_a\hdl\vhdl\.svn\entries
     文件        1433  2012-07-11 22:46  ZedBoard_OOB_Design\hw\xps_proj\pcores\axi_spdif_tx_v1_00_a\data\.svn\text-base\_axi_spdif_tx_xst.prj.svn-base
     文件         689  2012-07-11 22:46  ZedBoard_OOB_Design\hw\xps_proj\pcores\axi_spdif_tx_v1_00_a\data\.svn\text-base\axi_spdif_tx_v2_1_0.pao.svn-base
     文件        3534  2012-07-11 22:46  ZedBoard_OOB_Design\hw\xps_proj\pcores\axi_spdif_tx_v1_00_a\data\.svn\text-base\axi_spdif_tx_v2_1_0.mpd.svn-base
     文件        6263  2012-07-11 22:46  ZedBoard_OOB_Design\hw\xps_proj\pcores\axi_clkgen_v1_00_a\hdl\verilog\user_logic.v
     文件       12225  2012-07-11 22:46  ZedBoard_OOB_Design\hw\xps_proj\pcores\axi_clkgen_v1_00_a\hdl\verilog\cf_clkgen.v
     文件        9592  2012-07-11 22:46  ZedBoard_OOB_Design\hw\xps_proj\pcores\axi_clkgen_v1_00_a\hdl\vhdl\axi_clkgen.vhd
     文件         762  2012-07-11 22:46  ZedBoard_OOB_Design\hw\xps_proj\pcores\axi_clkgen_v1_00_a\data\.svn\entries
     文件        6152  2012-07-11 22:46  ZedBoard_OOB_Design\hw\xps_proj\pcores\axi_spdif_tx_v1_00_a\hdl\vhdl\tx_package.vhd
     文件        5012  2012-07-11 22:46  ZedBoard_OOB_Design\hw\xps_proj\pcores\axi_spdif_tx_v1_00_a\hdl\vhdl\tx_bitbuf.vhd
     文件       20871  2012-07-11 22:46  ZedBoard_OOB_Design\hw\xps_proj\pcores\axi_spdif_tx_v1_00_a\hdl\vhdl\tx_encoder.vhd
     文件       17875  2012-07-11 22:46  ZedBoard_OOB_Design\hw\xps_proj\pcores\axi_spdif_tx_v1_00_a\hdl\vhdl\user_logic.vhd
............此处省略197个文件信息