资源简介
使用VHDL语言编写，在ISE运行环境下实现了EDA上机考试的五个程序并进行了相应的仿真
其中包括8为BCD码加法器 多数表决器，计数器，移位寄存器，序列检测等
代码片段和文件信息
/**********************************************************************/
/* ____ ____ */
/* / /\/ / */
/* /___/ \ / */
/* \ \ \/ */
/* \ \ Copyright （c） 2003-2007 Xilinx Inc. */
/* / / All Right Reserved. */
/* /---/ /\ */
/* \ \ / \ */
/* \___\/\___\ */
/**********************************************************************/
/* This file is designed for use with ISim build 0x734844ce */
#include “xsi.h“
#include
#ifdef __GNUC__
#include
#else
#include
#define alloca _alloca
#endif
static const char *ng0 = “D:/Xilinx/program/lab_text/bcd8_add/bcd_tvb.vhd“;
static void work_a_0554946119_2372691052_p_0（char *t0）
{
char *t1;
char *t2;
char *t4;
char *t5;
char *t6;
char *t7;
char *t8;
int64 t9;
LAB0: t1 = （t0 + 1420U）;
t2 = *（（char **）t1）;
if （t2 == 0）
goto LAB2;
LAB3: goto *t2;
LAB2: xsi_set_current_line（47 ng0）;
t2 = （t0 + 2824）;
t4 = （t0 + 1636）;
t5 = （t4 + 32U）;
t6 = *（（char **）t5）;
t7 = （t6 + 40U）;
t8 = *（（char **）t7）;
memcpy（t8 t2 8U）;
xsi_driver_first_trans_fast（t4）;
xsi_set_current_line（48 ng0）;
t2 = （t0 + 2832）;
t4 = （t0 + 1672）;
t5 = （t4 + 32U）;
t6 = *（（char **）t5）;
t7 = （t6 + 40U）;
t8 = *（（char **）t7）;
memcpy（t8 t2 8U）;
xsi_driver_first_trans_fast（t4）;
xsi_set_current_line（49 ng0）;
t9 = （100 * 1000000LL）;
t2 = （t0 + 1336）;
xsi_process_wait（t2 t9）;
LAB6: *（（char **）t1） = &&LAB7;
LAB1: return;
LAB4: xsi_set_current_line（50 ng0）;
t2 = （t0 + 2840）;
t4 = （t0 + 1636）;
t5 = （t4 + 32U）;
t6 = *（（char **）t5）;
t7 = （t6 + 40U）;
t8 = *（（char **）t7）;
memcpy（t8 t2 8U）;
xsi_driver_first_trans_fast（t4）;
xsi_set_current_line（51 ng0）;
t2 = （t0 + 2848）;
t4 = （t0 + 1672）;
t5 = （t4 + 32U）;
t6 = *（（char **）t5）;
t7 = （t6 + 40U）;
t8 = *（（char **）t7）;
memcpy（t8 t2 8U）;
xsi_driver_first_trans_fast（t4）;
xsi_set_current_line（52 ng0）;
t9 = （100 * 1000000LL）;
t2 = （t0 + 1336）;
xsi_process_wait（t2 t9）;
LAB10: *（（char **）t1） = &&LAB11;
goto LAB1;
LAB5: goto LAB4;
LAB7: goto LAB5;
LAB8: xsi_set_current_line（53 ng0）;
t2 = （t0 + 2856）;
t4 = （t0 + 1636）;
t5 = （t4 + 32U）;
t6 = *（（char **）t5）;
t7 = （t6 + 40U）;
t8 = *（（char **）t7）;
memcpy（t8 t2 8U）;
xsi_driver_first属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 27 2009-11-01 09:42 lab_text\voter_no1\voter_no1_xdb\tmp\ise\__OBJSTORE__\PnAutoRun\sc
文件 3817 2009-11-01 09:42 lab_text\voter_no1\voter_no1_xdb\tmp\ise\__OBJSTORE__\PnAutoRun\sc
文件 220 2009-11-01 10:08 lab_text\voter_no1\voter_no1_xdb\tmp\ise\__OBJSTORE__\ProjectNavigatorGui\GuiProjectData
文件 392 2009-11-01 10:08 lab_text\voter_no1\voter_no1_xdb\tmp\ise\__OBJSTORE__\ProjectNavigatorGui\GuiProjectData_StrTbl
文件 297 2009-11-01 09:42 lab_text\voter_no1\voter_no1_xdb\tmp\ise\__OBJSTORE__\xreport\Gc_RvReportViewer-Module-DataFactory-Default
文件 10638 2009-11-01 09:42 lab_text\voter_no1\voter_no1_xdb\tmp\ise\__OBJSTORE__\xreport\Gc_RvReportViewer-Module-DataFactory-Default_StrTbl
文件 293 2009-11-01 09:42 lab_text\voter_no1\voter_no1_xdb\tmp\ise\__OBJSTORE__\xreport\Gc_RvReportViewer-Module-Data-voter
文件 10019 2009-11-01 09:42 lab_text\voter_no1\voter_no1_xdb\tmp\ise\__OBJSTORE__\xreport\Gc_RvReportViewer-Module-Data-voter_StrTbl
文件 27 2009-11-01 09:42 lab_text\voter_no1\voter_no1_xdb\tmp\ise\__OBJSTORE__\xreport\Gc_RvReportViewer-Current-Module
文件 17 2009-11-01 09:42 lab_text\voter_no1\voter_no1_xdb\tmp\ise\__OBJSTORE__\xreport\Gc_RvReportViewer-Current-Module_StrTbl
文件 81 2009-11-01 10:08 lab_text\voter_no1\voter_no1_xdb\tmp\ise\__OBJSTORE__\ISimPlugin\SignalOrdering1\voters_tvb_isim_beh.exe
文件 128 2009-11-01 10:08 lab_text\voter_no1\voter_no1_xdb\tmp\ise\__OBJSTORE__\ISimPlugin\SignalOrdering1\voters_tvb_isim_beh.exe_StrTbl
文件 92 2009-11-01 10:08 lab_text\voter_no1\voter_no1_xdb\tmp\ise\__OBJSTORE__\ProjectNavigator\dpm_project_main\dpm_project_main
文件 94 2009-11-01 10:08 lab_text\voter_no1\voter_no1_xdb\tmp\ise\__OBJSTORE__\ProjectNavigator\dpm_project_main\dpm_project_main_StrTbl
文件 58892 2009-11-01 10:08 lab_text\voter_no1\voter_no1_xdb\tmp\ise\__OBJSTORE__\ProjectNavigator\__stored_ob
文件 22627 2009-11-01 10:08 lab_text\voter_no1\voter_no1_xdb\tmp\ise\__OBJSTORE__\ProjectNavigator\__stored_ob
文件 48664 2009-11-01 10:08 lab_text\voter_no1\voter_no1_xdb\tmp\ise\__OBJSTORE__\ProjectNavigator\__stored_ob
文件 201 2009-11-01 10:08 lab_text\voter_no1\voter_no1_xdb\tmp\ise\__OBJSTORE__\HierarchicalDesign\HDProject\HDProject
文件 22 2009-11-01 10:08 lab_text\voter_no1\voter_no1_xdb\tmp\ise\__OBJSTORE__\HierarchicalDesign\HDProject\HDProject_StrTbl
文件 60 2009-11-01 10:08 lab_text\voter_no1\voter_no1_xdb\tmp\ise\__OBJSTORE__\HierarchicalDesign\__stored_ob
文件 0 2009-11-01 09:30 lab_text\voter_no1\voter_no1_xdb\tmp\ise\__REGISTRY__\Autonym\regkeys
文件 173 2009-11-01 09:42 lab_text\voter_no1\voter_no1_xdb\tmp\ise\__REGISTRY__\common\regkeys
文件 239 2009-11-01 10:08 lab_text\voter_no1\voter_no1_xdb\tmp\ise\__REGISTRY__\_ProjRepoInternal_\regkeys
文件 35 2009-11-01 10:08 lab_text\voter_no1\voter_no1_xdb\tmp\ise\__REGISTRY__\ProjectNavigator\regkeys
文件 51 2009-11-01 09:30 lab_text\voter_no1\voter_no1_xdb\tmp\ise\__REGISTRY__\XSLTProcess\regkeys
文件 46 2009-11-01 09:30 lab_text\voter_no1\voter_no1_xdb\tmp\ise\__REGISTRY__\bitgen\regkeys
文件 47 2009-11-01 09:30 lab_text\voter_no1\voter_no1_xdb\tmp\ise\__REGISTRY__\cpldfit\regkeys
文件 49 2009-11-01 09:30 lab_text\voter_no1\voter_no1_xdb\tmp\ise\__REGISTRY__\dumpngdio\regkeys
文件 44 2009-11-01 09:30 lab_text\voter_no1\voter_no1_xdb\tmp\ise\__REGISTRY__\fuse\regkeys
文件 46 2009-11-01 09:30 lab_text\voter_no1\voter_no1_xdb\tmp\ise\__REGISTRY__\hprep6\regkeys
............此处省略950个文件信息
- 上一篇：winhex工具和使用教程
- 下一篇：Hibernate核心包
相关资源
- EDA实验计数器
- 计算机组成原理源代码程序计数器P
- 线性移位寄存器序列丁石孙
- 单片机原理及应用.pdf
- 采集和生成数据之内置计数器和数字
- 8253，8254定时器计数器实验
- Xilinx Basy2板子动态显示译码加计数器
- F05/F10/F20型数字合成函数信号发生器
- VHDL实验6 双向移位寄存器（完整版）
- 基于单片机的智能电子计数器的设计
- VHDL实现0~999任意进制计数器完整代码
- 按键计数器+按键去抖Verilog HDL
- 数电实验 时序电路 计数器
- 电子设计竞赛 计数器论文
- 非接触式层叠纸张精密计数系统的研
- 自用pc微信 加计数器，加粉工作室必
- 篮球竞赛30s计数器
- 基于单片机的篮球计数器
- 24秒篮球倒计时计数器
- 51单片机 啤酒生产线计数器
- 序列检测器\\电平信号_000_001_011_111_序
- Verilog自顶向下设计24进制计数器FPGA）
- quartus用jk触发器设计一个步进码计数
- 同步可逆计数器和序列检测器数字电
- 微机原理课程设计模拟计数器运算
- 基于basys2的12进制计数器
- 计数器verilog 代码
- 秒、分、时数字电子钟 六十进制秒、
- 基于单片机的光电计数器设计
- FPGA设计16进制加减计数器
川公网安备 51152502000135号
评论
共有 条评论