数字逻辑基础与Verilog设计（原书第2版）光盘

 属性            大小     日期    时间   名称
----------- ---------  ---------- -----  ----

     目录          0  2012-07-14 11:33  数字逻辑基础与Verilog设计（原书第2版）光盘

     文件       5384  2007-03-14 08:51  数字逻辑基础与Verilog设计（原书第2版）光盘\Readme.txt

     文件        448  2007-03-14 09:47  数字逻辑基础与Verilog设计（原书第2版）光盘\Verilog_code\AppendixA\figA_11.v

     文件        277  2007-03-14 09:47  数字逻辑基础与Verilog设计（原书第2版）光盘\Verilog_code\AppendixA\figA_12.v

     文件        457  2007-03-14 09:47  数字逻辑基础与Verilog设计（原书第2版）光盘\Verilog_code\AppendixA\figA_13.v

     文件        273  2007-03-14 09:47  数字逻辑基础与Verilog设计（原书第2版）光盘\Verilog_code\AppendixA\figA_14.v

     文件        555  2007-03-14 09:47  数字逻辑基础与Verilog设计（原书第2版）光盘\Verilog_code\AppendixA\figA_18.v

     文件        698  2007-03-14 09:47  数字逻辑基础与Verilog设计（原书第2版）光盘\Verilog_code\AppendixA\figA_19.v

     文件        169  2007-03-14 09:47  数字逻辑基础与Verilog设计（原书第2版）光盘\Verilog_code\AppendixA\figA_2.v

     文件        466  2007-03-14 09:47  数字逻辑基础与Verilog设计（原书第2版）光盘\Verilog_code\AppendixA\figA_20.v

     文件        504  2007-03-14 09:47  数字逻辑基础与Verilog设计（原书第2版）光盘\Verilog_code\AppendixA\figA_21.v

     文件        370  2007-03-14 09:47  数字逻辑基础与Verilog设计（原书第2版）光盘\Verilog_code\AppendixA\figA_22.v

     文件        535  2007-03-14 09:48  数字逻辑基础与Verilog设计（原书第2版）光盘\Verilog_code\AppendixA\figA_23.v

     文件        573  2007-03-14 09:48  数字逻辑基础与Verilog设计（原书第2版）光盘\Verilog_code\AppendixA\figA_24.v

     文件        730  2007-03-14 09:48  数字逻辑基础与Verilog设计（原书第2版）光盘\Verilog_code\AppendixA\figA_25.v

     文件        602  2007-03-14 09:48  数字逻辑基础与Verilog设计（原书第2版）光盘\Verilog_code\AppendixA\figA_26.v

     文件        127  2007-03-14 09:48  数字逻辑基础与Verilog设计（原书第2版）光盘\Verilog_code\AppendixA\figA_27.v

     文件        125  2007-03-14 09:48  数字逻辑基础与Verilog设计（原书第2版）光盘\Verilog_code\AppendixA\figA_28.v

     文件        209  2007-03-14 09:48  数字逻辑基础与Verilog设计（原书第2版）光盘\Verilog_code\AppendixA\figA_29.v

     文件        126  2007-03-14 09:48  数字逻辑基础与Verilog设计（原书第2版）光盘\Verilog_code\AppendixA\figA_3.v

     文件        193  2007-03-14 09:48  数字逻辑基础与Verilog设计（原书第2版）光盘\Verilog_code\AppendixA\figA_30.v

     文件        201  2007-03-14 09:48  数字逻辑基础与Verilog设计（原书第2版）光盘\Verilog_code\AppendixA\figA_31.v

     文件        221  2007-03-14 09:48  数字逻辑基础与Verilog设计（原书第2版）光盘\Verilog_code\AppendixA\figA_32.v

     文件        261  2007-03-14 09:49  数字逻辑基础与Verilog设计（原书第2版）光盘\Verilog_code\AppendixA\figA_33.v

     文件        186  2007-03-14 09:49  数字逻辑基础与Verilog设计（原书第2版）光盘\Verilog_code\AppendixA\figA_34.v

     文件        183  2007-03-14 09:49  数字逻辑基础与Verilog设计（原书第2版）光盘\Verilog_code\AppendixA\figA_35.v

     文件        220  2007-03-14 09:49  数字逻辑基础与Verilog设计（原书第2版）光盘\Verilog_code\AppendixA\figA_36.v

     文件       1309  2007-03-14 09:49  数字逻辑基础与Verilog设计（原书第2版）光盘\Verilog_code\AppendixA\figA_38.v

     文件        272  2007-03-14 09:49  数字逻辑基础与Verilog设计（原书第2版）光盘\Verilog_code\AppendixA\figA_4.v

     文件        556  2007-03-14 09:49  数字逻辑基础与Verilog设计（原书第2版）光盘\Verilog_code\AppendixA\figA_40.v

............此处省略127个文件信息