资源简介
运算器实验
8位可控加减法器
sub=0时表示加法，否则减法
我们可以用8个一位全加器串行进位实现8位加法
如果要做减法就加上减数的补码，这里的补码可以按位取反（即异或1），再最低位加1（即最低位给一个进位信号）
代码片段和文件信息
相关资源
- 八位运算器
- 计组原理寄存器运算器存储器实验报
- 浮点运算器 Verilog
- 计算机组成原理运算器多思虚拟实验
- 模拟矩阵运算器1.0
- 浮点数加减运算器.zip
- 运算器实验全部.circ
- 计算机组成原理实验报告基本运算器
- 基于Quartus_的运算器的设计与实现
- 华中科技大学计算机组成原理实验记
- 数字逻辑课程设计简单运算器
- 计算机组成课程设计：微程序控制的
- Verilog编写的32位ALU运算器
- 实验一 运算器实验
- 运算器设计实验计算机组成原理
- 计算机组成原理实验—运算器实验
- 四位二进制ALU运算器
- 数字逻辑课程设计运算器.rar
- 计算机组成原理—运算器设计实验
- ALU运算器VHDL
- 计算机组成原理八位运算器的设计
- 华中科技大学计算机组成原理实验（
- 8位ALU运算器VHDL语言
- Proteus 仿真运算器实验
- 16位并行加法器，以quartus II程序画出
- 华中科技大学计算机组成原理实验二
- 华中科技大学计算机组成原理实验一
- 中国大学mooc华中科技大学计算机组成
- 华中科技大学计算机组成原理 运算器
- educoder运算器设计alu.circ
川公网安备 51152502000135号
评论
共有 条评论