资源简介
verilog编写，八位ALU，加减与或比较
(verilog prepared eight ALU, subtract, or compare with)
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 994 2013-07-02 10:06 ALU.v
文件 2567 2013-07-02 11:49 ALU.bsf
----------- --------- ---------- ----- ----
文件 994 2013-07-02 10:06 ALU.v
文件 2567 2013-07-02 11:49 ALU.bsf
- 上一篇：CR95HF操作命令中文版
- 下一篇：qtopia下的简易pda应用程序
相关资源
- 基于spartan3an的贪吃蛇游戏设计
- 片外SRAM读写测试代码，亲测可用
- vhdl转换成verilog语言
- 伪随机数产生的verilog文件
- ca码生成（verilog）
- 基于FPGA乒乓球游戏机Verilog设计
- 用7段共阳数码管做的时钟 verilog程序
- verilog的ds18b20代码
- CAN总线IP核的VerilogHDL源码
- D和JK触发器的Verilog程序Quartus II工程，
- ManageEngine_Patch_Manager_Plus_64bitStandardE
- AD7768 Verilog Driver
- lvds_ctr_top 用verilog编写的LVDS接口驱动
- ethernet_mii_udp_1 Verilog开发的
- exp12
- fpga 中科院FPGA的课件！纯英文
- Experimental Study on Estimating Fertilizer Va
- Xilinx Spartan-6 XC6SLX9的F
- CAN总线verilog代码
- AD9520 Verilog
- notepad++中使用Verilog软件及配置
- notepad++下的verilog代码补全配置文件
- Verilog SOPC高级实验教程 -夏宇闻-带书
- Research on Real-time Forecasting and Evaluati
- vcs user guide 2017
- Vivado 2019.2.txt
- 在nilmanifolds上迈向Kaluza-Klein黑暗问题
- Study on the Technical Economics Evaluation Mo
- Comparative study of growth behavior and chara
- Isolation and Preliminary Identification of Al
评论
共有 条评论