资源简介
这个是vivado写的Verilog代码，主要是实现FIFO的功能，还有一些是自己的测试testbench
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 1251 2009-04-05 14:04 FIFO和testbench\beh_fifo.v
文件 705 2009-04-05 14:00 FIFO和testbench\beh_fifo_tb.v
文件 0 2018-05-24 15:53 FIFO和testbench\说明.txt
目录 0 2018-05-24 15:53 FIFO和testbench
----------- --------- ---------- ----- ----
1956 4
----------- --------- ---------- ----- ----
文件 1251 2009-04-05 14:04 FIFO和testbench\beh_fifo.v
文件 705 2009-04-05 14:00 FIFO和testbench\beh_fifo_tb.v
文件 0 2018-05-24 15:53 FIFO和testbench\说明.txt
目录 0 2018-05-24 15:53 FIFO和testbench
----------- --------- ---------- ----- ----
1956 4
相关资源
- Altera FPGA Cyclone IV E 原理图和封装库
- Vivado 2013.4 license
- Cyclone_IV_board_shematic.pdf
- 基于FPGA的AD/DA采集原码
- vivado 2014.2 license 包含了bitstream的lic
- 基于spartan3an的贪吃蛇游戏设计
- 片外SRAM读写测试代码，亲测可用
- FPGA乐曲演奏电路，运行可行
- srio_gen2.zip
- 一种基于FPGA的MSK信号调制方法的设计
- ca码生成（verilog）
- 基于FPGA乒乓球游戏机Verilog设计
- 用7段共阳数码管做的时钟 verilog程序
- vivado2019d1license vivado的license
- dvb_fpga-master DVB-S2发送程序
- vivado2018+IPs
- FPGA实现的NandFlash控制器（带ECC）文档
- src 基于FPGA的w5300开发代码
- lvds_ctr_top 用verilog编写的LVDS接口驱动
- ethernet_mii_udp_1 Verilog开发的
- S02《Artix7修炼秘籍》MIG_DDR内存应用
- 多磨川绝对值编码器FPGA接口
- sata3.0协议及FPGA各模块实现
- fpga 中科院FPGA的课件！纯英文
- VHDLDesignandFPGAImplementationofLDPCDecode 一篇
- 基于XILINX FPGA的OFDM通信系统基带设计
- Xilinx Spartan-6 XC6SLX9的F
- 电梯控制器.rar
- 神经网络的FPGA实现
- FPGA在智能压力传感器系统中的应用设
评论
共有 条评论