用FPGA实现的正交解码计数器

提出了一种正交解码/ 计数器的电路设计 ,用 Altera FLEX10KA FPGA 实现 。电路由数字 滤波器 、正交解码器和加/ 减计数器组成 。数字滤波器的设计基于数据通道有限状态机 模型 。电路仿真和实验测试的结果验证了电路功能 。