资源简介
verilog实现60进制计数器源代码及测试代码
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
目录 0 2011-01-06 19:42 60进制计数器\
文件 1200 2010-12-27 22:39 60进制计数器\60进制.txt
文件 332 2010-12-27 22:39 60进制计数器\60进制测试模块.txt
----------- --------- ---------- ----- ----
目录 0 2011-01-06 19:42 60进制计数器\
文件 1200 2010-12-27 22:39 60进制计数器\60进制.txt
文件 332 2010-12-27 22:39 60进制计数器\60进制测试模块.txt
相关资源
- verilog 十进制计数器
- verilog设计2倍频
- 自己编写的xilix ddr3 IP核用户接口ver
- 匹配滤波器Verilog代码
- 用FPGA实现的正交解码计数器
- verilog写的基于状态机的自动售货机
- 基于verilog语言的mips的CPU模型
- 8051IP核Verilog和VHDL代码全集D：DW8051（
- VHDL密码锁、十进制计数器的设计
- WISHBONE接口的UARTVerilog实现
- 二进制转BCD码的Verilog程序
- LCD1602显示代码，verilog HDL编写。
- 基于FPGA电子琴verilog HDL
- verilog MD5算法
- systemverilog读写文件测试代码
- verilog4位十进制计数器
- CRC32-8Verilog完成
- Verilog HDL电梯控制 数字系统课设
- 在FPGA上使用verilog实现SPI通信协议
- 简易频率计数器，七分频的，四位显
- 《Verilog数字系统设计课程》第二版思
- 基于FPGA的verilog实现的AMI码的编解码
- SPI verilog代码
- 汽车尾灯Verilog语言
- verilog用减法实现可综合除法器
- 基于FPGA的Verilog编写的交通灯程序
- verilog N位除法器
- m序列verilog源代码
- 万年历verilog程序
- sobel算子的verilog实现
评论
共有 条评论