资源简介
用vhdl设计的一种延时程序，运用了移位寄存器原理，新人设计的适合新人看看
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
I.A.... 12288 2011-07-24 15:28 vhdl延时设计.doc
----------- --------- ---------- ----- ----
12288 1
----------- --------- ---------- ----- ----
I.A.... 12288 2011-07-24 15:28 vhdl延时设计.doc
----------- --------- ---------- ----- ----
12288 1
- 上一篇：NNIA 多目标算法
- 下一篇：BIOS.H BIOS.H
相关资源
- 基于VGA和FPGA实现的打砖块反弹球游戏
- 多功能波形发生器VHDL程序与仿真
- EDA测试银行叫号机设计
- VHDL实现一位全加器，并串行实现四位
- 基于FPGA的神经网络的设计
- vhdl描写的can ip核
- vhdl源代码CRC
- 顺序延时关断三盏灯，VHDL程序
- VHDL分频器
- 基于IIC通信的EEPROM读/写Verilog/VHDL程序
- 基于VHDL语言的电子密码锁
- 基于VHDL的按键消抖程序
- 十进制计数器+七段译码器
- 数电实验报告——贪吃蛇VHDL语言
- EDA:交通灯控制的项目
- VHDL实现的VGA接口设计
- 基于VHDL和quartusII的全加器的设计.ra
- 二维dct源代码
- VHDL 音乐播放器
- 江南大学计算机组成原理期末设计，
- 基于FPGA的移位寄存器实现
- VHDL习题及答案
- Quartus软件入门及双向数据流总线的设
- AD9826 VHDL 驱动
- VHDL语言编写的售邮票状态机
- VHDL语言编写的38译码器
- vhdl实现串并转换和并串转换 包含代码
- 基于FPGA的12864液晶显示 VHDL
- 直流电机的PWM控制 基于VHDL语言，详细
- vhdl 与lcd1602
川公网安备 51152502000135号
评论
共有 条评论