资源简介
1.进行正常的时、分计时功能，二十四小时制计时
2.由数码管显示24h、60min
3.设置时间
4.整点报时
5.闹钟功能
代码片段和文件信息
相关资源
- 2.5分频VHDL源程序
- 8位二进制计数器vhdl源程序及原理图
- 数字式秒表设计vhdl
- 卷积码的viterbi维特比译码算法的FPG
- VHDL 语法 IEEE std 1076-2008
- eda信号发生器的设计VHDL
- 4*4键盘编码器，VHDL语言
- 基于VHDL语言设计交通灯的设计
- 数字频率计 VHDL代码
- basys3_VHDL_数字秒表
- 完整版 VHDL设计数字电子时钟
- VHDL电子万年历
- vhdl语言电子琴设计
- 课设——基于VHDL的多功能电子钟（）
- 基于Verilog VHDL的ARINC429通信设计
- EDA课程设计--交通灯VHDL
- 基于VHDL的贪吃蛇小游戏
- VHDL语言100例详解.
- 用FPGA实现AM调制的VHDL程序
- 基于FPGA的数字秒表设计
- FPGA 双口RAM读写控制 VHDL
- VHDL语言教程（精华）
- VHDL六层电梯设计
- 数字电路EDA入门 -VHDL程序集
- FPGA波形发生器程序VHDL
- 华为FPGA设计全套
- VHDL使用教程---电子科技大学出版社
- vhdl dds 方波 正弦波 信号发生器
- 伪随机码 FPGA源代码及仿真分析
- 很好的modelsim教程（ verilog vhdl都有）
川公网安备 51152502000135号
评论
共有 条评论