资源简介
里面有多周期和流水线CPU的VERILOG代码实现，适合学习计算机原理课程设计
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 1373 2011-12-19 22:18 27组CPU实验\27组多周期code\ALU.v
文件 1162 2011-12-22 13:01 27组CPU实验\27组多周期code\BagDec.v
文件 764 2011-12-17 21:14 27组CPU实验\27组多周期code\BagEnc.v
文件 13151 2011-12-22 18:15 27组CPU实验\27组多周期code\cu.v
文件 6602 2011-12-22 13:09 27组CPU实验\27组多周期code\GR.v
文件 4625 2011-12-22 14:02 27组CPU实验\27组多周期code\KD_CPU.v
文件 727 2011-12-15 23:17 27组CPU实验\27组多周期code\mem-data.v
文件 949 2011-12-16 22:09 27组CPU实验\27组多周期code\mem.v
文件 965 2011-12-21 21:44 27组CPU实验\27组多周期code\ModDiv.v
文件 478 2011-12-18 00:33 27组CPU实验\27组多周期code\mux-wr.v
文件 474 2011-12-14 22:12 27组CPU实验\27组多周期code\mux2-alu1.v
文件 611 2011-12-22 13:43 27组CPU实验\27组多周期code\mux2-wd.v
文件 753 2011-12-14 19:18 27组CPU实验\27组多周期code\mux4-pc2.v
文件 1319 2011-12-14 19:18 27组CPU实验\27组多周期code\mux4.v
文件 1009 2011-12-13 19:33 27组CPU实验\27组多周期code\pc.v
文件 544 2011-12-14 21:00 27组CPU实验\27组多周期code\register-a.v
文件 553 2011-12-17 01:34 27组CPU实验\27组多周期code\register-allu.v
文件 547 2011-12-14 19:16 27组CPU实验\27组多周期code\register-b.v
文件 1429 2011-12-14 19:16 27组CPU实验\27组多周期code\register-ir.v
文件 556 2011-12-14 21:00 27组CPU实验\27组多周期code\register-reg1.v
文件 2433 2011-12-22 17:21 27组CPU实验\27组多周期code\TESTBENCH.v
文件 1292 2011-12-22 13:29 27组CPU实验\27组流水线code\abnormity control.v
文件 278 2011-12-15 20:41 27组CPU实验\27组流水线code\adder.v
文件 1087 2011-12-21 21:55 27组CPU实验\27组流水线code\ALU.v
文件 515 2011-12-16 17:07 27组CPU实验\27组流水线code\ALU_ctr.v
文件 4748 2011-12-20 17:08 27组CPU实验\27组流水线code\Control_Conflict.v
文件 4600 2011-12-22 13:46 27组CPU实验\27组流水线code\CU.v
文件 1476 2011-12-20 18:09 27组CPU实验\27组流水线code\data_memory.v
文件 5360 2011-12-22 00:13 27组CPU实验\27组流水线code\divider.v
文件 329 2011-12-21 22:43 27组CPU实验\27组流水线code\divider_unit.v
............此处省略25个文件信息
----------- --------- ---------- ----- ----
文件 1373 2011-12-19 22:18 27组CPU实验\27组多周期code\ALU.v
文件 1162 2011-12-22 13:01 27组CPU实验\27组多周期code\BagDec.v
文件 764 2011-12-17 21:14 27组CPU实验\27组多周期code\BagEnc.v
文件 13151 2011-12-22 18:15 27组CPU实验\27组多周期code\cu.v
文件 6602 2011-12-22 13:09 27组CPU实验\27组多周期code\GR.v
文件 4625 2011-12-22 14:02 27组CPU实验\27组多周期code\KD_CPU.v
文件 727 2011-12-15 23:17 27组CPU实验\27组多周期code\mem-data.v
文件 949 2011-12-16 22:09 27组CPU实验\27组多周期code\mem.v
文件 965 2011-12-21 21:44 27组CPU实验\27组多周期code\ModDiv.v
文件 478 2011-12-18 00:33 27组CPU实验\27组多周期code\mux-wr.v
文件 474 2011-12-14 22:12 27组CPU实验\27组多周期code\mux2-alu1.v
文件 611 2011-12-22 13:43 27组CPU实验\27组多周期code\mux2-wd.v
文件 753 2011-12-14 19:18 27组CPU实验\27组多周期code\mux4-pc2.v
文件 1319 2011-12-14 19:18 27组CPU实验\27组多周期code\mux4.v
文件 1009 2011-12-13 19:33 27组CPU实验\27组多周期code\pc.v
文件 544 2011-12-14 21:00 27组CPU实验\27组多周期code\register-a.v
文件 553 2011-12-17 01:34 27组CPU实验\27组多周期code\register-allu.v
文件 547 2011-12-14 19:16 27组CPU实验\27组多周期code\register-b.v
文件 1429 2011-12-14 19:16 27组CPU实验\27组多周期code\register-ir.v
文件 556 2011-12-14 21:00 27组CPU实验\27组多周期code\register-reg1.v
文件 2433 2011-12-22 17:21 27组CPU实验\27组多周期code\TESTBENCH.v
文件 1292 2011-12-22 13:29 27组CPU实验\27组流水线code\abnormity control.v
文件 278 2011-12-15 20:41 27组CPU实验\27组流水线code\adder.v
文件 1087 2011-12-21 21:55 27组CPU实验\27组流水线code\ALU.v
文件 515 2011-12-16 17:07 27组CPU实验\27组流水线code\ALU_ctr.v
文件 4748 2011-12-20 17:08 27组CPU实验\27组流水线code\Control_Conflict.v
文件 4600 2011-12-22 13:46 27组CPU实验\27组流水线code\CU.v
文件 1476 2011-12-20 18:09 27组CPU实验\27组流水线code\data_memory.v
文件 5360 2011-12-22 00:13 27组CPU实验\27组流水线code\divider.v
文件 329 2011-12-21 22:43 27组CPU实验\27组流水线code\divider_unit.v
............此处省略25个文件信息
相关资源
- cpu设计完全教程实现
- 《计算机原理与设计：Verilog HDL版》
- 简单CPU设计硬布线
- 计算结构CPU设计 verilog
- 基于Vivado的精简指令CPU设计
- 使用verilog HDL 16位cpu设计
- MIPS多周期CPU设计
- verilog实现多周期MIPSCPU设计，在model
- 计组课设 cpu设计 整机实验
- 基于MIPS架构的单周期CPU设计
- 基于verilog语言的8位CPU设计
- 使用硬连线控制器的CPU设计
- 16位单周期CPU设计_1
- 微程序控制器的CPU设计
- 单周期CPU设计与Verilog实现
- 湖南大学数电期末实验CPU设计
- Verilog实现MIPS的5级流水线cpu设计Mode
- 计算机组成原理 8位实验CPU设计与实现
- vhdl cpu设计
- QUARTUS+verilog 的CPU设计 本人做的
- 多周期CPU设计vivado工程文件
- 计算机原理课程设计_CPU设计
- CPU设计VHDL语言
- 计算机组成原理课程设计-简单的CPU设
- 16位CPU设计和各个部件的代码的实现以
川公网安备 51152502000135号
评论
共有 条评论