使用Verilog+quartus2+ModelSim仿真UART串口通信32位

在测试文件中，设定串口发送模块发送的内容，并发给接收模块接收端，通过仿真，可知接收模块接收内容和发送内容一致

 属性            大小     日期    时间   名称
----------- ---------  ---------- -----  ----
     目录           0  2019-04-02 16:05  UART\
     文件        4430  2019-04-01 19:44  UART\uart_rx.v
     文件         889  2019-04-01 19:27  UART\uart_rx_top.v
     文件        3408  2019-04-01 19:50  UART\uart_tx.v
     文件       43462  2019-04-01 20:06  UART\仿真图.png