verilog语言的FPGA数字锁相环PLL实现

使用verilog语言实现的FPGA数字锁相环（pll）

 属性            大小     日期    时间   名称
----------- ---------  ---------- -----  ----
     目录           0  2015-08-05 13:18  dpll3\
     目录           0  2015-08-05 13:18  dpll3\db\
     文件         957  2015-08-05 13:08  dpll3\db\dpd.（0）.cnf.cdb
     文件         451  2015-08-05 13:08  dpll3\db\dpd.（0）.cnf.hdb
     文件        1773  2015-08-05 13:12  dpll3\db\dpd.asm.qmsg
     文件       63770  2015-08-05 13:12  dpll3\db\dpd.asm_labs.ddb
     文件          85  2015-08-05 13:12  dpll3\db\dpd.cbx.xml
     文件        3090  2015-08-05 13:12  dpll3\db\dpd.cmp.cdb
     文件        5199  2015-08-05 13:12  dpll3\db\dpd.cmp.hdb
     文件         203  2015-08-05 13:12  dpll3\db\dpd.cmp.kpt
     文件           4  2015-08-05 13:12  dpll3\db\dpd.cmp.logdb
     文件       13610  2015-08-05 13:12  dpll3\db\dpd.cmp.rdb
     文件        1853  2015-08-05 13:12  dpll3\db\dpd.cmp.tdb
     文件       46839  2015-08-05 13:12  dpll3\db\dpd.cmp0.ddb
     文件       39919  2015-08-05 13:12  dpll3\db\dpd.cmp2.ddb
     文件           0  2015-08-05 13:12  dpll3\db\dpd.dbp
     文件         136  2015-08-05 13:07  dpll3\db\dpd.db_info
     文件         141  2015-08-05 13:12  dpll3\db\dpd.eco.cdb
     文件           4  2015-08-05 13:12  dpll3\db\dpd.eds_overflow
     文件       22796  2015-08-05 13:12  dpll3\db\dpd.fit.qmsg
     文件         533  2015-08-05 13:12  dpll3\db\dpd.hier_info
     文件         554  2015-08-05 13:12  dpll3\db\dpd.hif
     文件        1143  2015-08-05 13:12  dpll3\db\dpd.map.cdb
     文件        4974  2015-08-05 13:12  dpll3\db\dpd.map.hdb
     文件           4  2015-08-05 13:12  dpll3\db\dpd.map.logdb
     文件        5457  2015-08-05 13:12  dpll3\db\dpd.map.qmsg
     文件         980  2015-08-05 13:12  dpll3\db\dpd.pre_map.cdb
     文件        5178  2015-08-05 13:12  dpll3\db\dpd.pre_map.hdb
     文件           0  2015-08-05 13:12  dpll3\db\dpd.psp
     文件        5173  2015-08-05 13:12  dpll3\db\dpd.rtlv.hdb
     文件         940  2015-08-05 13:12  dpll3\db\dpd.rtlv_sg.cdb
............此处省略36个文件信息