资源简介
很好用的一键抓log工具,方便开发过程中调试。只需要添加下adb的环境变量,就可以在终端中直接执行脚本抓取log,该脚本可以选择不带参数,带一个参数,带二个参数。不带参数log保存在脚本指定的执行路径。带一个参数脚本可以区别带的参数是字符串还是文件,若是字符串可只显示该字符串相关的log,若为文件则保存log到该文件。若带2个参数则保存字符串相关的log到指定的文件。脚本中运用了大量的shell命令,可帮助你对shell的认知了解。
代码片段和文件信息
- 上一篇:servlet 源码
- 下一篇:软件测试中的界面测试之菜单测试
相关资源
- perl调用grep shell指令
- Node.js博客系统
- 《计算机原理与设计:Verilog HDL版》-李
- 强大的LogHelper类,读写日志小助手
- BEA Weblogic Server 管理指南
- 华为 Verilog_HDL_三套教程
- Verilog 编写基于SRAM 的代码
-
Altera公司的Verilog Coding st
yle - Notepad++下Verilog自动完成的配置文件
- Altium designer 18- PCB Logo Creator
- Verilog夏宇闻 数字系统设计课后题答案
- shell 在ucosii中的应用
- Verilog8b10b编码
- Master SPI的Verilog源代码(包括文档 测
- Altium Designer 2013 PCB Logo Creator
- caffe 自动生成traintxt 和 valtxt
- Verilog ADV7123的PAL D控制信号
- 基于FPGA cyclone II 的LCD显示verilog代码
- 占空比,幅值和步进可调的DDS输出,
- 32位进位选择加法器
- weblogic日志设置
- [traffic]设计并实现一十字路口的红、
- FPGA直接驱动LCD12864的Verilog程序
- Verilog HDL 矩阵键盘扫描
- verilog一维DCT算法程序
- 北航计组代码四p5--Verilog流水线
- 北航计组实验代码五p6--Verilog流水线
- spi flash verilog simulation model仿真模型
- 高速缓存(Cache)的Verilog代码
- windows防火墙-自动防御脚本
评论
共有 条评论