以太网控制器源代码包括发送和接收部分

以太网控制器源代码,包括发送和接收部分,可用于FPGA实现

 属性            大小     日期    时间   名称
----------- ---------  ---------- -----  ----

     文件         14  2001-12-27 05:13  ethernet__verilog\bench\CVS\Entries

     文件         15  2001-12-27 05:13  ethernet__verilog\bench\CVS\Repository

     文件         14  2001-12-27 05:13  ethernet__verilog\bench\CVS\Root

     文件         47  2001-12-27 05:13  ethernet__verilog\bench\verilog\CVS\Entries

     文件         23  2001-12-27 05:13  ethernet__verilog\bench\verilog\CVS\Repository

     文件         14  2001-12-27 05:13  ethernet__verilog\bench\verilog\CVS\Root

     文件      17759  2001-12-08 20:36  ethernet__verilog\bench\verilog\tb_eth_top.v

     文件         42  2001-12-27 05:13  ethernet__verilog\CVS\Entries

     文件          9  2001-12-27 05:13  ethernet__verilog\CVS\Repository

     文件         14  2001-12-27 05:13  ethernet__verilog\CVS\Root

     文件        129  2001-12-27 05:13  ethernet__verilog\doc\CVS\Entries

     文件         13  2001-12-27 05:13  ethernet__verilog\doc\CVS\Repository

     文件         14  2001-12-27 05:13  ethernet__verilog\doc\CVS\Root

     文件      19801  2001-11-11 06:53  ethernet__verilog\doc\ethernet_product_brief_OC_head.pdf

     文件     155915  2001-12-05 23:11  ethernet__verilog\doc\eth_speci.pdf

     文件        113  2001-12-27 05:13  ethernet__verilog\doc\src\CVS\Entries

     文件         17  2001-12-27 05:13  ethernet__verilog\doc\src\CVS\Repository

     文件         14  2001-12-27 05:13  ethernet__verilog\doc\src\CVS\Root

     文件     451072  2001-11-11 06:51  ethernet__verilog\doc\src\ethernet_product_brief.doc

     文件     373248  2001-12-05 23:09  ethernet__verilog\doc\src\eth_speci.doc

     文件         14  2001-12-27 05:13  ethernet__verilog\rtl\CVS\Entries

     文件         13  2001-12-27 05:13  ethernet__verilog\rtl\CVS\Repository

     文件         14  2001-12-27 05:13  ethernet__verilog\rtl\CVS\Root

     文件       1098  2001-12-27 05:13  ethernet__verilog\rtl\verilog\CVS\Entries

     文件         21  2001-12-27 05:13  ethernet__verilog\rtl\verilog\CVS\Repository

     文件         14  2001-12-27 05:13  ethernet__verilog\rtl\verilog\CVS\Root

     文件       5305  2001-10-19 16:43  ethernet__verilog\rtl\verilog\eth_clockgen.v

     文件       7110  2001-10-19 16:43  ethernet__verilog\rtl\verilog\eth_crc.v

     文件       6301  2001-12-05 23:00  ethernet__verilog\rtl\verilog\eth_defines.v

     文件      10670  2001-10-19 16:43  ethernet__verilog\rtl\verilog\eth_maccontrol.v

............此处省略63个文件信息