• 大小: 2.25MB
    文件类型: .7z
    金币: 1
    下载: 0 次
    发布日期: 2023-10-20
  • 语言: 其他
  • 标签: Verilog  FPGA  Vivado  FIR  

资源简介

串行结构FIR滤波器的Verilog HDL代码,Vivado工程,含testbench与仿真,仿真结果优秀;具体说明可参考本人博客。CSDN博客搜索:FPGADesigner

资源截图

代码片段和文件信息

评论

共有 条评论