资源简介
本文结合SPWM算法及FPGA的特点，以Actel FPGA作为控制核心，用Verilog HDL语言实现了可编程死区延时的三相六路SPWM全数字波形，并在Fushion StartKit开发板上实现了各功能模块，通过逻辑分析仪和数字存储示波器上验证了SPWM波形及死区时间，为该技术进一步应用和推广提供了一个平台。
代码片段和文件信息
- 上一篇：ProASIC3实验文档-周立功全
- 下一篇：Libero IDE破解说明
相关资源
- Verilog实现 Bayer转RGB Vivado IP核
- CPLD 配置 xilinx fpga 的verilog 源代码只有
- 采用CPLD/FPGA的VHDL语言电路优化原理设
- 有VHDL实现数字频率计
- 基于VHDL的数字系统层次化设计方法
- 基于EDA技术设计数字频率计
- 基于FPGA的键盘输入verilog代码
- 八三编码器设计 VHDL代码 简单，包附
- 数字频率合成dds正弦波基于FPGA的DDS产
- 3人表决器 QuartusII
- 基于MIPS指令集的32位CPU设计与Verilog语
- Verilog FPGA UART串口控制器
- 六路智能抢答器VHDL语言
- gmsk调制在FPGA上实现
- 一个简单的verilog编写的DMA IP CORE，和
- vhdl与lcd1602实现的多控制电子钟
- 硬件课程设计—流水灯（quartus软件
- Verilog按键代码
- verilog的PCI源代码，非常详细，顶层模
- ASK调制与解调VHDL程序及仿真
- 红外循迹小车VHDL程序
- VHDL学习及实例（100个例子）
- VHDL 7人表决器
- CPLD Verilog数字密码锁 源码
- VHDL语言编写的100实用的例程
- VHDL写的四人抢答器
- lcd12864的VHDL程序
- 基于VHDL的交通灯控制器设计
- VHDL带分频功能的函数发生器实现六种
- verilog 实现任意分频方法
川公网安备 51152502000135号
评论
共有 条评论