FIR数字滤波器设计及其FPGA实现

以FPGA为硬件平台，利用FPGA的DSP开发工具DSP Builder对数字滤波器进行建模设计及系统模型仿真，生成VHDL工程文件，编制相应顶层文件，使其符合滤波器硬件系统。利用QuartusⅡ对项目进行综合、编译和调试，生成原理图模块和RTL电路图。通过对5 kHz方波信号进行仿真滤波，并将VHDL下载到硬件系统中进行硬件实现，有效地提取到5 kHz的正弦信号。