基于FPGA的915 MHz射频读卡器设计

参照ISO/IEC 18000-6 Type B 协议设计了一款工作频率为915 MHz的射频读卡器，采用FPGA完成协议中规定的数字信号处理，C8051F020单片机作为主控器。利用Verilog HDL硬件描述语言，搭建FPGA内部各个小模块及系统的验证平台，选用Cyclone系列的EP1C6Q240C8芯片为目标器件，使用Quartus II进行综合，并通过时序和功能验证。