VerilogHDL在FPGA中实现的数字时钟

本实验实现一个能显示小时，分钟，秒的数字时钟。

 属性            大小     日期    时间   名称
----------- ---------  ---------- -----  ----

     文件       6689  2009-06-06 22:50  数字时钟\clock.asm.rpt

     文件        304  2009-06-06 16:06  数字时钟\clock.cdf

     文件         26  2009-06-06 22:50  数字时钟\clock.done

     文件        239  2009-06-06 15:58  数字时钟\clock.dpf

     文件      47424  2005-12-14 14:45  数字时钟\clock.fit.eqn

     文件      55795  2009-06-06 22:50  数字时钟\clock.fit.rpt

     文件        334  2009-06-06 22:50  数字时钟\clock.fit.smsg

     文件        362  2009-06-06 22:50  数字时钟\clock.fit.summary

     文件       4339  2009-06-06 22:50  数字时钟\clock.flow.rpt

     文件      46331  2005-12-14 14:45  数字时钟\clock.map.eqn

     文件      23067  2009-06-06 22:50  数字时钟\clock.map.rpt

     文件        288  2009-06-06 22:50  数字时钟\clock.map.summary

     文件      14715  2009-06-06 22:50  数字时钟\clock.pin

     文件       7856  2009-06-06 22:50  数字时钟\clock.pof

     文件        945  2005-09-02 22:04  数字时钟\clock.qpf

     文件       3084  2009-06-06 15:56  数字时钟\clock.qsf

     文件         90  2009-06-06 22:56  数字时钟\clock.qws

     文件      96047  2009-06-06 22:50  数字时钟\clock.tan.rpt

     文件        984  2009-06-06 22:50  数字时钟\clock.tan.summary

     文件       2920  2009-06-06 22:50  数字时钟\clock.v

     文件       3041  2005-09-08 14:24  数字时钟\clock.v.bak

     文件      27091  2009-01-11 22:03  数字时钟\clock_assignment_defaults.qdf

     文件          3  2005-12-14 14:48  数字时钟\cmp_state.ini

     文件       7390  2005-12-14 14:45  数字时钟\db\add_sub_bph.tdf

     文件       2782  2005-09-02 23:00  数字时钟\db\add_sub_onh.tdf

     文件      10408  2009-06-06 22:50  数字时钟\db\clock.（0）.cnf.cdb

     文件       3048  2009-06-06 22:50  数字时钟\db\clock.（0）.cnf.hdb

     文件       1781  2009-06-06 22:50  数字时钟\db\clock.asm.qmsg

     文件       9681  2009-06-06 22:50  数字时钟\db\clock.asm_labs.ddb

     文件         87  2009-06-06 22:50  数字时钟\db\clock.cbx.xml

............此处省略36个文件信息