-
大小: 197KB文件类型: .zip金币: 1下载: 0 次发布日期: 2021-06-01
- 语言: 其他
- 标签: HDL coding_style
资源简介
真对于Synopsys的Design Compiler讲述关于Verilog和VHDL的编码风格，讲述和例子都非常简单，适合初学者。
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 201997 2018-09-23 12:55 coding style_for Synopsys DC.rar
----------- --------- ---------- ----- ----
文件 201997 2018-09-23 12:55 coding st
相关资源
- FPGA中电子钟的设计与实现
- 《基于FPGA的QPSK调制解调电路设计与实
- 用FPGA实现CCD的驱动VerilogHDL
- DDS的FPGA实现
- HDB3 编码的VHDL代码
- 异步FIFO Verilog HDL，包含所有标志位，
- VHDLled灯程序
- 数字逻辑 课程设计 篮球计时器 VHDL源
- EDA课程设计16*16VHDL汉字滚屏显示
- 8位ALU运算器VHDL语言
- VHDL控制进行SPI读写
- VHDL正弦波发生器程序
- VHDL8位加法器含test_bench）
- 数字秒表verilog hdl代码
- HDB3编码解码verilog代码
- 基于FPGA的频率计，DE2开发板，VHDL
- 简易电子琴 vhdl
- fpga源码程序（VHDL）
- VHDL 专题--------电子密码锁
- SM3的一种verilogHDL实现
- 83编码器的VHDL
- verilog数字密码锁
- Verilog HDL 数字跑表
- 数字时钟[VHDL]
- SRAM读写操作，VerilogHDL代码
- 三层电梯控制-EDA课程设计VHDL
- HDLC 测试程序 HDLC viewer
- 基于FPGA的fft变换
- Verilog-A Language Reference Manual Analog Ext
- RISC-CPU全部模块Verilog代码
川公网安备 51152502000135号
评论
共有 条评论