-
大小: 1KB文件类型: .rar金币: 1下载: 0 次发布日期: 2021-06-11
- 语言: 其他
- 标签: testbench+ve HDL
资源简介
适合新手学习verilog HDL语言。并附有testbench文件，共新手学习使用。
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 812 2011-10-23 15:48 vif_test.v
文件 1709 2011-10-23 15:37 mux16.v
----------- --------- ---------- ----- ----
2521 2
----------- --------- ---------- ----- ----
文件 812 2011-10-23 15:48 vif_test.v
文件 1709 2011-10-23 15:37 mux16.v
----------- --------- ---------- ----- ----
2521 2
相关资源
- VHDL写的32位计数器
- 调制解调器2FSK的verilogHDL代码
- VHDL语言编写4位加法器
- 电子密码锁基于VHDL语言
- 4位加法器的VHDL全套仿真实现
- VHDL四种频率输出的频率计报告
- 四位超前进位加法器Verilog HDL
- 数字跑表的Verilog实现
- VHDL电梯控制器的程序
- Verilog HDL编写的FPGA RS232串口发送代码
- Verilog HDL编写的FPGA LCD12864液晶显示代
- 用FPGA实现FFT，强大的VHDL源程序附详细
- 32 位无符号并行乘法器VHDL源代码
- 电梯控制器VHDL程序与仿真
- VHDL FFT源代码
- 波形发生器 VHDL
- vhdl编写的移位器
- 24小时时钟VHDL语言
- 手眼反应计数器
- verilog hdl寄存器堆设计
- RS232接口的FPGA程序设计VHDL
- EDA 基于quartus平台制作的步行街自助式
- UART Verilog （串口通信Verilog HDL代码）
- 《EDA技术实用教程（第五版）》习题
- URAT VHDL程序与仿真
- 基于VHDL电子时钟
- 移位相加8位硬件乘法器的 VHDL实现
- VerilogHDL设计与实战视频教程源码.tx
- 基于vhdl语言的信号发生器
- 任意N位和M位的乘法器VHDL实现
川公网安备 51152502000135号
评论
共有 条评论