资源简介
波形发生器 VHDL
entity mine4 is
port(clk : in std_logic; --时钟信号输入
set, clr, up, down, zu, zd : in std_logic; --各个波形特征的调节触发信号
posting : in std_logic; --任意波键盘置入信号
代码片段和文件信息
- 上一篇：学生管理系统软件测试报告
- 下一篇：codewarrior 6.3 licence
相关资源
- vhdl编写的移位器
- 24小时时钟VHDL语言
- RS232接口的FPGA程序设计VHDL
- EDA 基于quartus平台制作的步行街自助式
- 《EDA技术实用教程（第五版）》习题
- URAT VHDL程序与仿真
- 基于VHDL电子时钟
- 移位相加8位硬件乘法器的 VHDL实现
- 基于vhdl语言的信号发生器
- 任意N位和M位的乘法器VHDL实现
- VHDL描述4*4标准矩阵键盘扫描读取并点
- vhdl写的rs232
- 用protues仿真的按键式波形发生器
- VHDL 4*4矩阵键盘源程序
- 基于proteus的波形发生器设计
- ahb接口的SDRAM源代码
- 基于VHDL语言的十六路彩灯控制器设计
- ＥＤＡ课程设计 点阵实验
- VHDL 数字频率计设计
- 16位浮点FFT算法的VHDL实现（有测试文
- 基于FPGA的jpeg压缩实现
- 基于VHDL的卷积码编解码器的设计
- 基于vhdl的2fsk调制与解调仿真
- 基于VHDL语言的5B6B编译系统设计
- 脉冲按键电话显示器VHDL
- 基于VHDL的数字频率计设计
- [初学VHDL必看]FPGA实现DDS
- VHDL8位加法器与乘法器设计
- 乒乓球游戏电路设计 vhdlquartus2
- 基于VHDL的太阳能热水器智能控制系统
川公网安备 51152502000135号
评论
共有 条评论