资源简介
本文主要介绍的是always块语言指导原则时序，可综合风格的Verilog HDL模块实例，组合逻辑电路设计实例。
代码片段和文件信息
- 上一篇：vhdl语言编写 9秒倒计时器
- 下一篇：基于EDA技术的航空电源逆变控制电路设计
相关资源
- vhdl语言编写 9秒倒计时器
- vhdl语言编写的9秒倒计时器
- 采用CPLD/FPGA的VHDL语言电路优化原理设
- 有VHDL实现数字频率计
- 基于VHDL的数字系统层次化设计方法
- 基于EDA技术设计数字频率计
- 八三编码器设计 VHDL代码 简单，包附
- 数字频率合成dds正弦波基于FPGA的DDS产
- 3人表决器 QuartusII
- 六路智能抢答器VHDL语言
- vhdl与lcd1602实现的多控制电子钟
- verilog的PCI源代码，非常详细，顶层模
- ASK调制与解调VHDL程序及仿真
- 红外循迹小车VHDL程序
- VHDL学习及实例（100个例子）
- VHDL 7人表决器
- VHDL语言编写的100实用的例程
- VHDL写的四人抢答器
- lcd12864的VHDL程序
- 基于VHDL的交通灯控制器设计
- VHDL带分频功能的函数发生器实现六种
- ETC中FM0解码器的设计
- FPGA最全面的VHDL例程源码
- 《VHDL基础及经典开发》电子书及代码
- 超全VHDL教程资料打包
- VHDL简易交通灯设计 quartus 2
- 交通信号灯vhdl课程设计
- VHDL交通灯
- 基于quartus II的VHDL数字钟设计
- 2.5分频VHDL源程序
川公网安备 51152502000135号
评论
共有 条评论