FIR_讯易软件-源码之巅峰

当前位置：> TAG标签 > FIR

基于DSP_Builder的FIR滤波器设计 0

编程语言：其他大小：金币：上传人：pppxxx 发布日期：2023-11-13

使用SIMLINK中的DSP_Builder 11.0库，建立一个64阶FIR滤波器，使用官方IP核，已成功在EP4CE15上验证
基于Matlab和FPGA的FIR数字滤波器设计及 0

编程语言：Matlab 大小：金币：上传人：32332 发布日期：2023-11-06

基于FIR数字滤波器的原理和层次化、模块化设计思想，结合Altera公司的CycloneII系列FPGA芯片，提出了FIR数字滤波器的实现硬件方案，给出了采用Matlab、QuartusⅡ设计及实现32阶低通FIR滤波器
FPGA数字信号处理五Vivado FIR IP核实现 0

编程语言：其他大小：金币：上传人：32332 发布日期：2023-10-22

调用Vivado的FIR Compiler IP核完成FIR滤波，含testbench与仿真，仿真结果优秀；具体说明可参考本人博客。CSDN博客搜索：FPGADesigner
FIR数字滤波器的设计 0

编程语言：其他大小：金币：上传人：haoyisheng 发布日期：2023-10-21

FIR数字滤波器的性质 FIR滤波器的窗函数设计 FIR滤波器频率采样法设计 FIR数字滤波器的等波纹优化设计
HTPA 32x32d L2.1_0.8 （Hi）S Rev2 Datasheet. 0

编程语言：其他大小：金币：上传人：wjd2002xx 发布日期：2023-10-21

海曼热成像传感器32*32分辨率。The HTPA32x32d is an infrared array sensor with a resolution of 32x32 Pixel in a TO39 housing. Due to the digital I²Cinterface only 4 pins are needed. It has a built in EEPROM to store all calibratio
FPGA数字信号处理四Quartus FIR IP核实现 0

编程语言：其他大小：金币：上传人：huaihuan 发布日期：2023-10-20

调用Quartus的FIR Compiler IP核完成FIR滤波，含testbench与仿真，仿真结果优秀；具体说明可参考本人博客。CSDN博客搜索：FPGADesigner
FPGA数字信号处理三串行FIR滤波器Ver 0

编程语言：其他大小：金币：上传人：shangyou88 发布日期：2023-10-20

串行结构FIR滤波器的Verilog HDL代码，Vivado工程，含testbench与仿真，仿真结果优秀；具体说明可参考本人博客。CSDN博客搜索：FPGADesigner

上一页 1 2 3 4

热门下载