verilo_讯易软件-源码之巅峰

当前位置：> TAG标签 > verilo

详细讲解fpga硬件电路设计设计方法进 0

编程语言：其他大小：金币：上传人：kbls57736 发布日期：2023-11-19

详细讲解fpga硬件电路设计设计方法进阶，对应潘松verilogHDL第五版，硬件电路从中级到高级设计。详细讲解fpga硬件电路设计设计方法进阶，对应潘松verilogHDL第五版，硬件电路从中级到高
spartan 3e 资料原理图和用户手册 0

编程语言：其他大小：金币：上传人：shangyou88 发布日期：2023-11-18

spartan 3e 资料原理图和用户手册
sdram verilog 0

编程语言：其他大小：金币：上传人：haoyisheng 发布日期：2023-11-03

完整的sdram控制代码，及其modelsim仿真，sdram verilog 控制实现。非常棒。
ADS1256 verilog+注释datasheet+官方datashee 0

编程语言：其他大小：金币：上传人：huaihuan 发布日期：2023-10-28

包含了：官方datasheet一份、CSDN付费下载的ADS1256 verilog（非本人写的）一份、划重点注释后的ADS1256 datasheet一份、ADS1256的相关知网论文2篇。
Vivado设计流程 0

编程语言：其他大小：金币：上传人：kbls57736 发布日期：2023-10-24

Vivado设计流程：介绍了如何基于Vivado工具，利用Verilog HDL创建Vivado工程以及综合、仿真、实现和FPGA下板。
数字系统设计与Verilog HDL 王金明.pdf 1

编程语言：其他大小：金币：上传人：rtesd 发布日期：2023-10-17

系统阐述数字系统开发的相关知识，主要内容包括EDA技术、FPGA/CPLD器件、Verilog硬件描述语言等。全书以QuartusⅡ、SynplifyPro软件为平台，以Verilog—1995和Verilog—2001语言标准为依据，以可综
verilog编写的数字时钟、万年历、闹钟 1

编程语言：其他大小：金币：上传人：32332 发布日期：2023-10-12

数字钟要求显示时间、日期、闹钟设定时间。利用切换按键进行年月日、时间、闹钟定时操作，三种状态均可用增减两个按键进行调整，对于选中的数码管调整位，通过闪烁表示已经选
Verilog 实现的UART通讯 0

编程语言：其他大小：金币：上传人：rtesd 发布日期：2023-09-23

Verilog 编写的UART核，可以实现可定义形式数据的收到，测试工作正常
黑金科技的FPGA 控制DS18B20并用数码管 0

编程语言：其他大小：金币：上传人：wjd2002xx 发布日期：2023-09-19

黑金科技的FPGA板子型号EP4CE15F17C8型号控制DS18B20并在数码管上显示出来
verilog数字电路课程设计--洗衣机 0

编程语言：其他大小：金币：上传人：chaoshanxx 发布日期：2023-09-02

verilog数字电路课程设计--洗衣机洗涤：正转，反转定时脱水
UVM实战卷1 0

编程语言：其他大小：金币：上传人：kbls57736 发布日期：2023-08-21

UVM实战（卷1）
Xilinx FPGA开发实用教程光盘资源 0

编程语言：Matlab 大小：金币：上传人：fuaoxing55 发布日期：2023-08-02

Xilinx FPGA开发实用教程原书附赠光盘资源本光盘是《Xilinx FPGA开发实用教程（第2版）》一书的配书光盘，内容包括了书中第2章、第4章、第6章到第10章所有设计案例的完整工程文件。本光

上一页 1 2 3

热门下载